当前位置：
首页
--
工业技术
--
自动化技术、计算机技术
--
计算技术、计算机技术
--
电子数字计算机（不连续作用电子计算机）
--
运算器和控制器（CPU）
基于FT-Matrix2的自动向量化关键技术研究与实现
基于FT-C6XX多核DSP的MPI移植实现与优化
基于CPU/GPU异构并行系统的大规模人工社会仿真计算加速方法研究
国产飞腾处理器的视频解码技术研究
乱序超标量处理器寄存器重命名机制的设计与优化
一款双核SoC芯片的低功耗设计与验证
YHFT-X DSP中SPI Flash控制器设计与实现
YHFT-MP多核DSP中断系统的设计与实现
X-DSP关键外设的设计与验证
X-DSP中DMA验证平台的设计与实现
SoC系统中高速I/O系统的实现与验证
MIC-CPU对等模式下程序优化研究
M-DSP的PCI Express系统互连设计与实现
M-DSP片上环网接口的参数化设计与验证
M-DSP标量访存控制器的设计与验证
M-DSP定点运算单元及混洗单元的设计验证与优化
M-DSP可编程同步存储控制器和Semaphore部件的设计和验证
M-DSP中定点乘加部件的设计验证与优化
FT-XDSP千兆以太网控制器物理编码子层单元设计与实现
FT-MX DSP指令派发设计与指控通路的功能验证
CPADSE:一种微处理器设计空间探索加速方法
40纳米工艺乘法部件的物理设计与优化
40纳米工艺下高性能DSP内核的物理设计与优化
40Gbps高速串行接口控制器门控时钟自动优化关键技术研究与实现
32位高性能M-DSP浮点ALU的设计优化与验证
32位高性能M-DSP中支持高效数据传输的DMA设计与验证
32位高性能M-DSP BP及向量归约部件的设计与实现
龙芯多核处理器多线程故障恢复系统设计与实现
面向SPARC V8 ISA的处理器模型验证技术研究
基于嵌入式多处理器Metis框架的研究
基于FPGA的华P架构PLC处理器设计
系统芯片中媒体增强数字信号处理器核设计研究
基于低功耗优化技术的16位MCU设计
基于Tilera多核处理器的并行模型研究
DSP芯片试验检测装置的设计与研究
RISC/DSP处理器的结构、微结构设计研究
多核系统上可伸缩的读写同步
Hydra：基于CPU-GPU结合体系架构的多种并行错误检测
可扩展64核处理器关键技术研究—单核、加速器架构及H.264解码器实现
可扩展64核处理器关键技术研究—片上网络、存储体系及LTE实现
多核处理器映射关键技术研究--基于细粒度融合的任务划分算法研究
多核处理器映射关键技术研究--细粒度任务划分工具的函数调用实现及任务划分优化
向量VLIW处理器的寄存器溢出处理优化技术研究
面向浮点FFT的加速系统研究
基于OVP的多核处理器系统级建模与评估
面向高性能处理器的高速数字电路信号完整性验证及优化
多核缓存系统优化及评测研究
可伸缩的确定性重放技术研究
基于FPGA的FFT硬件架构设计与实现
数据流程序动态调度与优化方法研究
上一页
[11]
[12]
[13]
[14]
[15]
下一页
