首页--工业技术论文--自动化技术、计算机技术论文--计算技术、计算机技术论文--电子数字计算机(不连续作用电子计算机)论文--运算器和控制器(CPU)论文

多核缓存系统优化及评测研究

摘要第10-12页
ABSTRACT第12-14页
第一章 引言第15-23页
    1.1 多核缓存系统研究背景及意义第15-17页
    1.2 工作动机及相关研究第17-20页
        1.2.1 现有体系结构评测工作第17-18页
        1.2.2 数据预取等缓存系统优化工作第18-19页
        1.2.3 多核缓存模拟器相关工作第19-20页
    1.3 本文主要工作及贡献第20-21页
    1.4 本文结构安排第21-23页
第二章 现有众核缓存微体系结构评测第23-53页
    2.1 引言第23-25页
    2.2 Intel Xeon Phi众核处理器背景知识第25-27页
        2.2.1 Xeon Phi众核体系结构第25-26页
        2.2.2 软件编程环境第26-27页
    2.3 工作动机及相关研究第27-29页
    2.4 缓存微体系结构评测方法第29-33页
        2.4.1 极短时间事件评测方法第29-30页
        2.4.2 评测影响因素及设计原则第30-33页
    2.5 微基准测试实现及评测结果第33-50页
        2.5.1 延时评测第34-37页
        2.5.2 软件预取评测第37-40页
        2.5.3 硬件预取评测第40-44页
        2.5.4 片外访存带宽评测第44-49页
        2.5.5 缓存微体系结构评测参数汇总第49-50页
    2.6 讨论第50页
    2.7 小结第50-53页
第三章 多级缓存系统下的协同数据预取第53-83页
    3.1 引言第53-55页
    3.2 工作动机与相关研究第55-59页
        3.2.1 多级缓存下协同软件预取的动机第55-57页
        3.2.2 数据预取相关工作第57-59页
    3.3 多级缓存下的协同预取第59-66页
        3.3.1 协同软件预取的对象第60-61页
        3.3.2 协同软件预取插入位置第61-62页
        3.3.3 协同软件预取的时间点第62-65页
        3.3.4 同时多线程下的协同软件预取第65-66页
    3.4 分级协同软件预取编译器框架第66-68页
    3.5 实验评测第68-77页
        3.5.1 实验环境第69-70页
        3.5.2 单线程协同预取结果第70-75页
        3.5.3 多线程协同预取结果第75-76页
        3.5.4 同时多线程协同预取结果第76-77页
    3.6 讨论第77-81页
        3.6.1 与基于帮助线程的预取技术的比较第77-79页
        3.6.2 分级协同预取算法在乱序多核处理器上的应用第79-81页
    3.7 小结第81-83页
第四章 多核缓存模拟器扩展研究第83-113页
    4.1 引言第83-86页
    4.2 工作动机与相关研究第86-92页
        4.2.1 主流多核模拟器及其组织方式第86-87页
        4.2.2 紧耦合多核模拟器局限性第87-89页
        4.2.3 松耦合可扩展模拟器相关工作第89-90页
        4.2.4 模拟器加速相关工作第90-92页
    4.3 松耦合可扩展缓存模拟器精确性影响因素分析第92-100页
        4.3.1 各影响因素分析第92-94页
        4.3.2 各因素影响评估第94-100页
    4.4 松耦合周期精确可扩展缓存模拟器设计与实现第100-105页
        4.4.1 设计概要第100-101页
        4.4.2 各影响因素出错检测机制第101-103页
        4.4.3 各影响因素出错恢复机制第103-105页
    4.5 可扩展体系结构无关通用接口设计第105-107页
        4.5.1 功能/时序模拟模块交互接口设计第105-106页
        4.5.2 片上系统应用程序扩展库接口设计第106-107页
    4.6 Transformer性能评估第107-109页
    4.7 Transformer可扩展性评测第109-111页
        4.7.1 新功能/时序模拟模块扩展评估第109-110页
        4.7.2 基于FPGA的IP核扩展评估第110-111页
    4.8 小结第111-113页
第五章 总结与展望第113-115页
    5.1 工作总结第113-114页
    5.2 工作展望第114-115页
参考文献第115-127页
发表文章目录第127-129页
致谢第129-130页

论文共130页,点击 下载论文
上一篇:时间调制阵列理论与应用研究
下一篇:本体模型及其在信息安全评估领域的应用研究