当前位置：
首页
--
工业技术
--
自动化技术、计算机技术
--
计算技术、计算机技术
--
电子数字计算机（不连续作用电子计算机）
--
运算器和控制器（CPU）
众核处理器自适应容错技术研究
可重构处理器的功能改进与EJTAG设计
高性能可配置FFT处理器研究与实现
一种基于缓存分区的线程间缓存干扰消除结构的设计和实现
硬件多线程处理器的便签存储器分配策略的设计与实现
基于重用距离的GPU缓存缺失分析模型的设计与验证
面向外设管理的微处理器硬件多线程扩展
多核片上网络cache一致性的实现方法研究
低功耗异步80C51微处理器设计
面向Android应用的ARM多核处理器核间通信开销建模
三维多核处理器存储关键技术研究
基于Cortex-M4微功耗数据采集器的硬件设计与实现
可重构处理器编译系统中循环优化关键技术研究
多核计算机整机系统的实时功率建模
基于数据驱动的时钟门控技术的物理实现
基于线程重组的GPGPU访存不规则问题微架构方案研究与验证
面向DSP的时钟门控技术的优化与设计
面向Android应用的分支预测器对比与分析
基于DVFS技术的ARM安卓应用功耗实测与模型构建
基于寄存器聚类的低功耗DDR PHY时钟树设计
28nm工艺下双核Cortex-A9处理器芯片的物理设计
面向Android应用的Gem5模拟器误差分析与修正
基于众核处理器的工控网络入侵检测系统体系架构研究
高通量众核并行模拟加速技术研究
NS2的多核多线程并行化设计与开发
OpenSPARC T1处理器的存储机制研究及验证
多核系统静态任务调度问题研究
多核系统中支持任务级乱序多发射的主控核设计
基于ARM微处理器的可观测性设计与实现
高性价比DSP中指令Cache的研究与设计
一款基于SPARCv8处理器的片上系统的功能验证
魂芯DSP编译设计与优化
二进制转译加速方法及其在低电压处理器中的应用研究
基于多线程应用特性的多/众核系统片上互连与缓存一致性整体优化方法
处理器数据处理单元的微结构优化方法研究
基于执行—访存解耦合体系结构的优化方法研究
基于仿真的多核处理器功能验证技术研究
基于端系统的分组IO加速技术应用研究
基于FINFET工艺的ASIC后端物理设计
100Gbps光传输数字信号处理器帧同步系统设计与验证
一种基于Verilog的大整数除法器的实现
采用窗口映射机制的RapidIO的设计与验证
128位向量ALU数据置换指令子集的RTL设计
基于PLB的PCI接口IP核验证
手机基带芯片处理器负载计数器的设计与验证
基于SRT4算法的浮点除法/方根算术单元设计
基于ACE位分析法的DSP可靠性评估
基于SPARC V8架构国产CPU的VxWorks网络驱动程序开发
嵌入式多核处理器核间通信方法的设计与实现
嵌入式多核DSP动态重构框架的研究与实现
上一页
[13]
[14]
[15]
[16]
[17]
下一页
