一款双核SoC芯片的低功耗设计与验证
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题研究背景和意义 | 第10-11页 |
| 1.2 课题主要工作 | 第11-12页 |
| 1.3 论文结构安排 | 第12-14页 |
| 第二章 低功耗设计研究现状 | 第14-24页 |
| 2.1 功耗来源 | 第14-19页 |
| 2.1.1 动态功耗 | 第15-16页 |
| 2.1.2 静态功耗 | 第16-19页 |
| 2.2 低功耗设计技术 | 第19-23页 |
| 2.2.1 系统级低功耗技术 | 第20页 |
| 2.2.2 体系结构级低功耗技术 | 第20-21页 |
| 2.2.3 寄存器传输级低功耗技术 | 第21-22页 |
| 2.2.4 逻辑门级低功耗技术 | 第22页 |
| 2.2.5 版图级低功耗技术 | 第22页 |
| 2.2.6 电路级低功耗技术 | 第22-23页 |
| 2.3 本章小结 | 第23-24页 |
| 第三章 LPE处理器的低功耗设计 | 第24-32页 |
| 3.1 LPE处理器结构 | 第24-25页 |
| 3.2 低功耗设计方案 | 第25-31页 |
| 3.2.1 处理器核的时钟门控技术 | 第25-27页 |
| 3.2.2 电源关断技术 | 第27-30页 |
| 3.2.3 动态频率调节技术 | 第30-31页 |
| 3.3 本章小结 | 第31-32页 |
| 第四章 功耗管理控制部件设计 | 第32-40页 |
| 4.1 PMC设计方案 | 第32-37页 |
| 4.1.1 PMC结构 | 第32-34页 |
| 4.1.2 PMC寄存器配置 | 第34-37页 |
| 4.2 PMC功能 | 第37页 |
| 4.3 PMC状态控制 | 第37-39页 |
| 4.3.1 时钟关断 | 第38页 |
| 4.3.2 电源关断 | 第38-39页 |
| 4.4 本章小结 | 第39-40页 |
| 第五章 PMC功能验证 | 第40-60页 |
| 5.1 功能验证概述 | 第40-44页 |
| 5.1.1 功能验证途径 | 第40-41页 |
| 5.1.2 功能验证技术 | 第41-42页 |
| 5.1.3 功能验证方法 | 第42-44页 |
| 5.2 基于UVM的PMC模块级验证 | 第44-50页 |
| 5.2.1 创建driver | 第45-47页 |
| 5.2.2 验证平台中其他组件 | 第47-50页 |
| 5.3 模块级验证结果分析 | 第50-56页 |
| 5.3.1 模拟仿真波形 | 第51-55页 |
| 5.3.2 验证结论 | 第55-56页 |
| 5.4 LPE系统级低功耗验证 | 第56-57页 |
| 5.5 功耗分析与评估 | 第57-59页 |
| 5.5.1 时钟门控的功耗优化效果 | 第57-58页 |
| 5.5.2 电源关断的功耗优化效果 | 第58-59页 |
| 5.6 本章小结 | 第59-60页 |
| 第六章 结束语 | 第60-62页 |
| 致谢 | 第62-64页 |
| 参考文献 | 第64-68页 |
| 作者在学期间取得的学术成果 | 第68页 |
