| 摘要 | 第10-11页 |
| ABSTRACT | 第11页 |
| 第一章 绪论 | 第12-17页 |
| 1.1 引言 | 第12页 |
| 1.2 课题的研究背景 | 第12-14页 |
| 1.3 共享存储的研究现状 | 第14-15页 |
| 1.4 论文的主要工作和意义 | 第15页 |
| 1.5 论文的组织结构 | 第15-17页 |
| 第二章 Semaphore部件和EMIF总体功能设计 | 第17-31页 |
| 2.1 M-DSP多核DSP体系结构 | 第17-18页 |
| 2.2 Semaphore部件功能设计 | 第18-25页 |
| 2.2.1 Semaphore部件特性 | 第18-19页 |
| 2.2.2 信号灯的申请 | 第19-20页 |
| 2.2.3 中断 | 第20-25页 |
| 2.3 EMIF可编程同步存储控制器功能设计 | 第25-30页 |
| 2.3.1 EMIF特点 | 第25-26页 |
| 2.3.2 与可编程同步控制器相关的寄存器 | 第26-29页 |
| 2.3.3 EMIF的启动 | 第29-30页 |
| 2.4 本章小结 | 第30-31页 |
| 第三章 Semaphore部件设计和实现 | 第31-42页 |
| 3.1 Semaphore部件整体架构 | 第31-32页 |
| 3.2 Semaphore部件接口的设计 | 第32-34页 |
| 3.2.1 缓冲器的设计 | 第32-33页 |
| 3.2.2 缓冲器的改进与优化 | 第33-34页 |
| 3.2.3 返回模块的设计 | 第34页 |
| 3.3 Semaphore部件译码器的设计 | 第34-36页 |
| 3.4 Semaphore部件申请机制的设计 | 第36-40页 |
| 3.4.1 中断请求的设计 | 第37-39页 |
| 3.4.2 请求队列的FIFO实现 | 第39-40页 |
| 3.4.3 错误中断 | 第40页 |
| 3.5 本章小结 | 第40-42页 |
| 第四章 EMIF可编程同步存储控制器设计和实现 | 第42-59页 |
| 4.1 EMIF同步可编程存储控制器总体结构 | 第42-43页 |
| 4.2 EMIF接口与读写协议 | 第43-48页 |
| 4.2.1 SBSRAM读写接口和协议 | 第43-45页 |
| 4.2.2 ZBT SRAM读写接口和协议 | 第45-46页 |
| 4.2.3 同步FIFO的接口和读写协议 | 第46-48页 |
| 4.3 EMIF同步存储控制器可编程状态机设计 | 第48-57页 |
| 4.3.1 可编程状态机设计 | 第48-52页 |
| 4.3.2 SBSRAM状态机设计 | 第52-53页 |
| 4.3.3 ZBT SRAM状态机设计 | 第53-55页 |
| 4.3.4 标准FIFO状态机设计 | 第55-56页 |
| 4.3.5 FWFT型FIFO状态机设计 | 第56-57页 |
| 4.4 流控通路 | 第57-58页 |
| 4.5 本章小结 | 第58-59页 |
| 第五章 Semaphore和可编程同步存储控制器功能验证 | 第59-76页 |
| 5.1 功能验证流程 | 第59-62页 |
| 5.2 功能验证方法 | 第62-63页 |
| 5.3 采用多层次验证 | 第63-67页 |
| 5.4 验证激励生成 | 第67-70页 |
| 5.5 模拟验证 | 第70-72页 |
| 5.5.1 信号灯模拟验证 | 第70-71页 |
| 5.5.2 EMIF可编程同步存储控制器模拟验证 | 第71-72页 |
| 5.6 模拟验证结果 | 第72-75页 |
| 5.7 本章小结 | 第75-76页 |
| 第六章 结束语 | 第76-78页 |
| 6.1 论文工作总结 | 第76页 |
| 6.2 工作展望 | 第76-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 作者在学期间取得的学术成果 | 第82页 |