| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第10-17页 |
| 1.1 课题背景与意义 | 第10-11页 |
| 1.2 数字信号处理器概述 | 第11-12页 |
| 1.2.1 DSP芯片的发展历程 | 第12页 |
| 1.2.2 DSP芯片结构特点以及发展趋势 | 第12页 |
| 1.3 集成电路验证技术概述 | 第12-15页 |
| 1.3.1 模拟验证技术 | 第13页 |
| 1.3.2 断言验证技术 | 第13-14页 |
| 1.3.3 硬件仿真验证技术 | 第14页 |
| 1.3.4 形式化验证技术 | 第14-15页 |
| 1.3.5 硅后验证技术 | 第15页 |
| 1.4 课题主要研究的内容 | 第15-16页 |
| 1.5 论文结构 | 第16-17页 |
| 第二章 FT-MX总体结构与指令集设计 | 第17-27页 |
| 2.1 FT-MX内核总体结构 | 第17-18页 |
| 2.2 FT-MX指令集设计 | 第18-26页 |
| 2.2.1 指令集设计方法 | 第18-20页 |
| 2.2.2 FT-MX指令集设计 | 第20-25页 |
| 2.2.3 FT-MX指令集设计评估 | 第25-26页 |
| 2.3 本章小结 | 第26-27页 |
| 第三章 FT-MX指令派发部件设计与优化 | 第27-44页 |
| 3.1 FT-MX指令派发技术 | 第27-29页 |
| 3.1.1 取指包与执行包概念简介 | 第27页 |
| 3.1.2 跨边界取指包派发技术 | 第27-28页 |
| 3.1.3 分支延迟槽技术 | 第28-29页 |
| 3.1.4 指令预取 | 第29页 |
| 3.2 指令派发部件总体设计 | 第29-35页 |
| 3.2.0 FT-MX的指令控制流水线 | 第29-32页 |
| 3.2.1 指令派发部件功能概述 | 第32页 |
| 3.2.2 指令派发的总体设计结构 | 第32-33页 |
| 3.2.3 与派发相关的指令域分析 | 第33-35页 |
| 3.3 指令派发部件的关键逻辑结构 | 第35-41页 |
| 3.3.1 指令派发窗的形成 | 第35-38页 |
| 3.3.2 指令派发的判定 | 第38-41页 |
| 3.4 指令派发部件的性能分析评估 | 第41-43页 |
| 3.4.1 指令派发部件硬件代价评估 | 第41-42页 |
| 3.4.2 指令派发部件跨边界派发技术性能评估 | 第42页 |
| 3.4.3 变长指令集设计对于指令派发部件的硬件代价 | 第42-43页 |
| 3.5 本章小结 | 第43-44页 |
| 第四章 FT-MX指控通路的验证研究 | 第44-61页 |
| 4.1 集成电路功能验证方法研究 | 第44-45页 |
| 4.2 FT-MX指控通路的模拟验证 | 第45-54页 |
| 4.2.1 FT-MX指控通路功能点总结 | 第45-50页 |
| 4.2.2 FT-MX指控通路模拟测试平台搭建 | 第50-51页 |
| 4.2.3 FT-MX指控通路模拟验证结果分析 | 第51-53页 |
| 4.2.4 FT-MX指控通路模拟验证分析 | 第53-54页 |
| 4.3 FT-MX指控通路的等价性检查验证 | 第54-59页 |
| 4.3.1 验证空间约束 | 第54-57页 |
| 4.3.2 黄金模型的建立 | 第57页 |
| 4.3.3 验证平台搭建 | 第57-59页 |
| 4.3.4 等价性检查验证结果分析 | 第59页 |
| 4.4 FT-MX指控通路验证总体评估 | 第59-60页 |
| 4.5 本章小结 | 第60-61页 |
| 第五章 结束语 | 第61-63页 |
| 5.1 本文总结 | 第61页 |
| 5.2 工作展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 作者在读期间取得的学术成果 | 第68页 |