首页--工业技术论文--自动化技术、计算机技术论文--计算技术、计算机技术论文--电子数字计算机(不连续作用电子计算机)论文--运算器和控制器(CPU)论文

多核系统上可伸缩的读写同步

摘要第7-9页
Abstract第9-10页
第一章 引言第11-15页
    1.1 研究背景第11-12页
    1.2 本文工作第12-13页
    1.3 全文结构第13-15页
第二章 多核同步机制概述第15-34页
    2.1 影响多核同步性能的硬件特性第16-20页
        2.1.1 高速缓存一致性第17-18页
        2.1.2 内存一致性模型第18-19页
        2.1.3 原子指令第19-20页
    2.2 可伸缩性问题的模型第20-24页
        2.2.1 基于线程间交互的可伸缩性模型第20-22页
        2.2.2 第一类可伸缩性问题第22-23页
        2.2.3 第二类可伸缩性问题第23页
        2.2.4 可伸缩性指标第23-24页
    2.3 基于改进实现的优化第24-28页
        2.3.1 MCS锁第25-26页
        2.3.2 大读者锁第26-27页
        2.3.3 基于SNZI的读写锁第27-28页
        2.3.4 其他工作第28页
    2.4 基于弱化语义的优化第28-31页
        2.4.1 RCU第28-30页
        2.4.2 序列锁第30页
        2.4.3 Radix区间锁第30-31页
    2.5 性能和语义约束的权衡取舍第31-34页
        2.5.1 同步原语性能和语义上的发展小结第31-32页
        2.5.2 本文的主要探究方向第32-34页
第三章 PRWLock:无内存屏障的高可伸缩读写锁第34-56页
    3.1 现存读写锁的性能问题第34-35页
        3.1.1 共享状态第34-35页
        3.1.2 内存屏障第35页
    3.2 PRWLock的硬件特性依赖第35-39页
        3.2.1 核间消息传递第35-36页
        3.2.2 内存屏障与共享内存陈旧化第36-37页
        3.2.3 内存一致性第37-39页
    3.3 PRWLock基本设计第39-41页
        3.3.1 读写者一致的达成第39-40页
        3.3.2 拖延写者的读者处理第40-41页
        3.3.3 支持睡眠读者第41页
    3.4 PRWLock具体算法第41-46页
        3.4.1 读锁获取第41-43页
        3.4.2 读锁释放第43页
        3.4.3 读锁被动主动转换第43页
        3.4.4 写锁获取第43-45页
        3.4.5 汇报状态核间中断的响应第45页
        3.4.6 写锁释放第45页
        3.4.7 读写同步举例第45-46页
    3.5 操作系统内核实现第46-48页
        3.5.1 锁域上线及下线第47-48页
        3.5.2 任务上线及下线第48页
        3.5.3 读写锁升级和降级第48页
    3.6 用户态实现第48-50页
    3.7 性能和适用性分析第50-52页
        3.7.1 内存屏障第50页
        3.7.2 写者开销第50-51页
        3.7.3 适用场景及硬件要求第51-52页
    3.8 PRWLock的实现与应用第52-53页
        3.8.1 Linux内核可伸缩性优化第52-53页
        3.8.2 用户态程序的可伸缩性优化第53页
    3.9 基于PRWLock思想的其他同步原语优化第53-56页
        3.9.1 完全被动的读写锁PRWLock-Pure第53-55页
        3.9.2 低写延迟的PRWRCU第55-56页
第四章 PWake:分布式并行唤醒机制第56-61页
    4.1 传统集中式等待机制性能问题第56-57页
        4.1.1 等待队列竞争第56-57页
        4.1.2 集中唤醒第57页
    4.2 PWake的硬件特性依赖第57-58页
    4.3 PWake的基本设计第58-59页
    4.4 PWake的应用第59-61页
        4.4.1 与PRWLock的组合第59-60页
        4.4.2 其他应用第60-61页
第五章 实验与分析第61-70页
    5.1 实验环境设置第61页
    5.2 内核PRWLock性能第61-65页
        5.2.1 基准程序第62页
        5.2.2 Histogram性能第62-63页
        5.2.3 Metis性能第63-64页
        5.2.4 Psearchy性能第64-65页
    5.3 PWake的性能提升第65-66页
    5.4 用户态PRWLock性能第66-70页
        5.4.1 极限压力测试第66-67页
        5.4.2 PRWRCU的写者性能测试第67-68页
        5.4.3 用户态程序的性能优化第68-70页
第六章 总结第70-72页
    6.1 创新与贡献第70-71页
    6.2 进一步的研究设想第71-72页
        6.2.1 性能权衡取舍的考虑第71页
        6.2.2 本文提出方法的推广第71-72页
参考文献第72-76页
致谢第76-77页

论文共77页,点击 下载论文
上一篇:基于AZO/metal/AZO的透明导电膜制备及性能研究
下一篇:提高444不锈钢焊接接头耐蚀性能的接头设计及工艺研究