32位高性能M-DSP中支持高效数据传输的DMA设计与验证
| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-20页 |
| 1.1 研究背景 | 第12-14页 |
| 1.1.1 高性能应用对DSP的需求 | 第12-13页 |
| 1.1.2 高性能DSP的结构特征 | 第13-14页 |
| 1.2 DSP中的DMA技术研究 | 第14-16页 |
| 1.2.1 DMA技术原理 | 第14-15页 |
| 1.2.2 DMA相关研究 | 第15-16页 |
| 1.3 M-DSP体系结构概述 | 第16-18页 |
| 1.4 论文研究的内容 | 第18页 |
| 1.5 论文的组织结构 | 第18-20页 |
| 第二章 M-DSP中DMA功能及结构设计 | 第20-35页 |
| 2.1 DMA在核中位置与功能 | 第20-21页 |
| 2.1.1 DMA在核内的位置 | 第20-21页 |
| 2.1.2 DMA功能规范 | 第21页 |
| 2.2 DMA整体结构设计 | 第21-24页 |
| 2.3 DMA内部模块设计 | 第24-34页 |
| 2.3.1 逻辑通道控制器 | 第24-27页 |
| 2.3.2 通用物理通道 | 第27-30页 |
| 2.3.3 从机模块 | 第30-32页 |
| 2.3.4 DMA内部总线控制器 | 第32-34页 |
| 2.4 本章小结 | 第34-35页 |
| 第三章 矩阵传输的设计与实现 | 第35-45页 |
| 3.1 矩阵传输功能 | 第35-36页 |
| 3.2 矩阵传输模式设计 | 第36-43页 |
| 3.2.1 矩阵传输数据通路设计 | 第36-37页 |
| 3.2.2 矩阵传输读操作 | 第37-40页 |
| 3.2.3 矩阵传输写操作 | 第40-41页 |
| 3.2.4 矩阵传输读写状态转换设计 | 第41-43页 |
| 3.3 矩阵传输性能评估与测试 | 第43-44页 |
| 3.4 本章小结 | 第44-45页 |
| 第四章 多基址传输的设计与实现 | 第45-56页 |
| 4.1 多基址传输背景 | 第45-46页 |
| 4.2 多基址传输功能 | 第46-47页 |
| 4.3 多基址传输设计 | 第47-53页 |
| 4.3.1 多基址传输参数设计 | 第47页 |
| 4.3.2 多基址传输的整体数据通路设计 | 第47-49页 |
| 4.3.3 多基址传输实现 | 第49-53页 |
| 4.4 多基址传输性能评估与测试 | 第53-55页 |
| 4.5 本章小结 | 第55-56页 |
| 第五章 DMA验证和综合 | 第56-69页 |
| 5.1 验证方法与流程 | 第56-58页 |
| 5.1.1 验证方法 | 第56页 |
| 5.1.2 验证流程 | 第56-58页 |
| 5.2 DMA验证 | 第58-66页 |
| 5.2.1 验证的功能点 | 第58页 |
| 5.2.2 DMA验证策略 | 第58-64页 |
| 5.2.3 验证结果与分析 | 第64-66页 |
| 5.3 DMA的综合与优化 | 第66-68页 |
| 5.4 本章小结 | 第68-69页 |
| 第六章 结束语 | 第69-71页 |
| 6.1 工作总结 | 第69页 |
| 6.2 工作展望 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-76页 |
| 作者在学期间取得的学术成果 | 第76页 |
