系统芯片中媒体增强数字信号处理器核设计研究
摘要 | 第4-5页 |
ABSTRACT | 第5页 |
目录 | 第6-8页 |
第1章 绪论 | 第8-32页 |
1.1 多媒体的演进 | 第8-11页 |
1.2 媒体处理系统的实现结构 | 第11-18页 |
1.2.1 功能单元集成结构 | 第11-13页 |
1.2.2 通用微处理器的多媒体扩展结构 | 第13-15页 |
1.2.3 可编程媒体处理器结构 | 第15-18页 |
1.3 媒体系统芯片的设计方法 | 第18-27页 |
1.3.1 软硬件协同设计策略 | 第18-21页 |
1.3.2 异质媒体系统芯片设计策略 | 第21-24页 |
1.3.3 系统芯片集成的设计方法 | 第24-27页 |
1.4 媒体数字信号处理器核--MD32 | 第27-31页 |
1.4.1 基础体系结构选择 | 第27-29页 |
1.4.2 多媒体增强的RISC/DSP核 | 第29-31页 |
1.5 本文的主要贡献和内容安排 | 第31-32页 |
第2章 指令集结构的媒体处理增强 | 第32-52页 |
2.1 单发射结构的媒体增强 | 第32-38页 |
2.1.1 亚字并行处理 | 第32-35页 |
2.1.2 运算结果特殊处理 | 第35-36页 |
2.1.3 媒体专用指令 | 第36-38页 |
2.2 指令集媒体扩展的设计策略 | 第38-40页 |
2.3 媒体扩展指令集的生成和优化 | 第40-46页 |
2.3.1 媒体扩展指令功能集的生成 | 第40-43页 |
2.3.2 媒体扩展指令集结构的优化 | 第43-46页 |
2.4 媒体扩展指令集的编码实现 | 第46-49页 |
2.5 指令集媒体扩展的硬件支持 | 第49-50页 |
2.6 指令集媒体扩展的效果评估 | 第50-51页 |
2.7 本章小结 | 第51-52页 |
第3章 处理器核微结构的设计和优化 | 第52-82页 |
3.1 微结构的基本框架 | 第53-56页 |
3.2 流水线控制 | 第56-63页 |
3.2.1 流水线竞争 | 第56-58页 |
3.2.2 处理器异常 | 第58-59页 |
3.2.3 流水线控制基本方案 | 第59-63页 |
3.3 EX级的超流水线扩展 | 第63-73页 |
3.3.1 复杂ALU操作的流水化 | 第64-65页 |
3.3.2 流水化可拆分MAC结构 | 第65-69页 |
3.3.3 EX级扩展超流水线的控制 | 第69-73页 |
3.4 数据旁路机构的优化 | 第73-81页 |
3.4.1 RISC指令的执行效率分析 | 第73-75页 |
3.4.2 数据旁路技术的优化 | 第75-80页 |
3.4.3 试验结果 | 第80-81页 |
3.5 本章小结 | 第81-82页 |
第4章 总线设计和媒体数据流调度 | 第82-107页 |
4.1 引言 | 第82-85页 |
4.1.1 基于总线互连的异质媒体系统芯片 | 第82-83页 |
4.1.2 系统任务控制调度 | 第83-84页 |
4.1.3 媒体数据流调度 | 第84-85页 |
4.2 视频软解码的调度策略 | 第85-89页 |
4.2.1 数据流搬运通道 | 第86页 |
4.2.2 解码粒度选择 | 第86-88页 |
4.2.3 调度控制策略 | 第88-89页 |
4.3 视频硬解码的调度策略 | 第89-98页 |
4.3.1 运动补偿单元的结构 | 第91-94页 |
4.3.2 以图像宏块为单位的数据流调度 | 第94-97页 |
4.3.3 以图像块为单位的数据流调度 | 第97-98页 |
4.4 系统总线设计和数据流调度 | 第98-106页 |
4.4.1 HDTV信源解码系统芯片 | 第98-99页 |
4.4.2 总线接口模块结构 | 第99-101页 |
4.4.3 DMA调度 | 第101-102页 |
4.4.4 静态调度/动态仲裁的二级总线仲裁 | 第102-104页 |
4.4.5 嵌入式同步控制 | 第104页 |
4.4.6 仿真试验结果 | 第104-106页 |
4.5 本章小结 | 第106-107页 |
全文总结 | 第107-108页 |
参考文献 | 第108-115页 |
作者攻读博士学位期间发表的主要学术论文 | 第115页 |
作者攻读博士学位期间参与的科研工作 | 第115-116页 |
致谢 | 第116页 |