| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 研究背景与意义 | 第14-15页 |
| 1.2 研究现状 | 第15页 |
| 1.3 研究的目标和主要内容 | 第15-16页 |
| 1.4 论文的章节安排 | 第16-18页 |
| 第二章 信号完整性概述 | 第18-21页 |
| 2.1 信号完整性的定义 | 第18页 |
| 2.2 信号完整性问题的产生 | 第18-19页 |
| 2.3 影响高速数字电路信号完整性的因素 | 第19-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第三章 面向IVB处理器的高速数字电路的验证方案优化 | 第21-25页 |
| 3.1 系统架构简介 | 第21-23页 |
| 3.2 验证优化方案选择 | 第23-24页 |
| 3.3 面向IVB处理器的高速数字电路的验证方案优化结果分析 | 第24页 |
| 3.4 本章小结 | 第24-25页 |
| 第四章 内存子系统信号完整性研究 | 第25-34页 |
| 4.1 DDR3总线的电气特性 | 第26-27页 |
| 4.1.1 更高的传输速率 | 第26-27页 |
| 4.1.2 更低的工作电压 | 第27页 |
| 4.2 内存子系统信号完整性验证与分析实例 | 第27-32页 |
| 4.2.1 测试方法和流程 | 第27-28页 |
| 4.2.2 测试实例 | 第28-32页 |
| 4.3 内存子系统信号完整性验证优化结果 | 第32页 |
| 4.4 本章小结 | 第32-34页 |
| 第五章 PCI-EXPRESS子系统信号完整性研究 | 第34-48页 |
| 5.1 PCI-Express总线的电气特性 | 第34页 |
| 5.2 PCI-Express子系统的信号完整性分析和优化 | 第34-46页 |
| 5.2.1 PCI-Express的信号补偿技术 | 第35-37页 |
| 5.2.2 直连PCI-Express的信号完整性 | 第37-39页 |
| 5.2.3 超长PCI-Express的信号完整性 | 第39-46页 |
| 5.3 PCI-Express子系统信号完整性测试优化结果 | 第46-47页 |
| 5.4 本章小结 | 第47-48页 |
| 第六章 QPI和DMI信号完整性研究 | 第48-57页 |
| 6.1 QPI和DMI的电气特性 | 第48-49页 |
| 6.2 QPI和DMI信号完整性分析 | 第49-51页 |
| 6.3 QPI和DMI信号完整性优化 | 第51-55页 |
| 6.3.1 QPI和DMI信号完整性优化原理 | 第51-53页 |
| 6.3.2 QPI和DMI信号完整性优化过程 | 第53-54页 |
| 6.3.3 信号完整性优化结果对比 | 第54-55页 |
| 6.4 QPI和DMI信号完整性测试优化结果 | 第55页 |
| 6.5 本章小结 | 第55-57页 |
| 第七章 总结与展望 | 第57-60页 |
| 参考 文献 | 第60-62页 |
| 致谢 | 第62-63页 |
| 攻读硕士学位期间已发表或录用的论文 | 第63-64页 |
| 附件 | 第64页 |
