X-DSP关键外设的设计与验证
| 摘要 | 第10-11页 |
| ABSTRACT | 第11页 |
| 第一章 绪论 | 第12-16页 |
| 1.1 课题的研究背景 | 第12页 |
| 1.2 UART和定时器概述 | 第12-13页 |
| 1.2.1 UART概述 | 第13页 |
| 1.2.2 定时器概述 | 第13页 |
| 1.3 目的和意义 | 第13-14页 |
| 1.4 论文的组织架构 | 第14-16页 |
| 第二章 外设总线接口的设计 | 第16-22页 |
| 2.1 X-DSP的系统结构 | 第16页 |
| 2.2 AMBA AXI协议 | 第16-17页 |
| 2.3 接口设计 | 第17-21页 |
| 2.3.1 配置网络的结构 | 第17-19页 |
| 2.3.2 VALID-READY握手 | 第19-20页 |
| 2.3.3 外设总线接口的设计 | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 第三章 UART的设计 | 第22-42页 |
| 3.1 UART的内部结构和模块划分 | 第22-24页 |
| 3.1.1 UART的结构设计 | 第22-23页 |
| 3.1.2 UART的模块划分 | 第23-24页 |
| 3.2 波特率的生成 | 第24-27页 |
| 3.2.1 波特率时钟的产生 | 第24-25页 |
| 3.2.2 scaler值的计算 | 第25-27页 |
| 3.3 UART的串行接收 | 第27-32页 |
| 3.3.1 串行数据的采样 | 第27-29页 |
| 3.3.2 接收模块的状态机 | 第29-30页 |
| 3.3.3 接收FIFO的设计 | 第30-32页 |
| 3.4 UART的串行发送 | 第32-35页 |
| 3.4.1 串行数据的发送 | 第32-33页 |
| 3.4.2 发送模块的状态机 | 第33-34页 |
| 3.4.3 发送FIFO的设计 | 第34-35页 |
| 3.5 中断与EDMA事件 | 第35-39页 |
| 3.5.1 UART中断 | 第35-37页 |
| 3.5.2 带优先级的中断处理 | 第37-38页 |
| 3.5.3 EDMA事件 | 第38-39页 |
| 3.6 流控控制 | 第39-41页 |
| 3.6.1 接收过程的流控 | 第40页 |
| 3.6.2 发送过程的流控 | 第40-41页 |
| 3.7 UART的工作模式 | 第41页 |
| 3.7.1 loopback模式 | 第41页 |
| 3.7.2 FIFO Debug模式 | 第41页 |
| 3.8 本章小结 | 第41-42页 |
| 第四章 UART的验证 | 第42-58页 |
| 4.1 验证方法概述 | 第42-43页 |
| 4.1.1 模拟验证 | 第42-43页 |
| 4.1.2 形式验证 | 第43页 |
| 4.1.3 FPGA仿真验证 | 第43页 |
| 4.2 UART的模块级验证 | 第43-48页 |
| 4.2.1 总线接口的验证 | 第44页 |
| 4.2.2 接收和发送通路的验证 | 第44-47页 |
| 4.2.3 边界情况的验证 | 第47页 |
| 4.2.4 中断及EDMA事件的验证 | 第47页 |
| 4.2.5 FIFO Debug模式的验证 | 第47-48页 |
| 4.3 UART的系统级验证 | 第48-51页 |
| 4.3.1 验证环境的搭建 | 第48页 |
| 4.3.2 UART的全面验证 | 第48-49页 |
| 4.3.3 中断功能的验证 | 第49页 |
| 4.3.4 与EDMA的交互验证 | 第49-50页 |
| 4.3.5 覆盖率 | 第50-51页 |
| 4.4 UART的FPGA仿真 | 第51-54页 |
| 4.4.1 FPGA仿真环境 | 第51页 |
| 4.4.2 UART的FPGA仿真流程 | 第51-54页 |
| 4.5 UART的综合 | 第54页 |
| 4.6 UART的应用 | 第54-56页 |
| 4.6.1 通过UART启动芯片 | 第54-55页 |
| 4.6.2 通过UART连接超级终端 | 第55-56页 |
| 4.7 本章小结 | 第56-58页 |
| 第五章 定时器的设计与验证 | 第58-74页 |
| 5.1 定时器的结构和模块划分 | 第58-60页 |
| 5.1.1 定时器的结构 | 第58页 |
| 5.1.2 定时器的模块划分 | 第58-60页 |
| 5.2 定时器的功能设计 | 第60-64页 |
| 5.2.1 定时器的工作过程 | 第60-61页 |
| 5.2.2 定时器的配置 | 第61-62页 |
| 5.2.3 定时器的输出事件 | 第62页 |
| 5.2.4 边界条件的设计 | 第62-64页 |
| 5.3 看门狗的设计 | 第64-67页 |
| 5.3.1 看门狗的功能 | 第64-65页 |
| 5.3.2 看门狗状态机 | 第65-67页 |
| 5.4 定时器的验证 | 第67-71页 |
| 5.4.1 定时器的模块级验证 | 第67-68页 |
| 5.4.2 定时器的系统级验证 | 第68-70页 |
| 5.4.3 定时器的FPGA仿真 | 第70页 |
| 5.4.4 定时器的综合 | 第70-71页 |
| 5.5 定时器的应用 | 第71-72页 |
| 5.5.1 外部时钟源的应用 | 第71页 |
| 5.5.2 连续计数模式的应用 | 第71页 |
| 5.5.3 看门狗的应用 | 第71-72页 |
| 5.6 本章小结 | 第72-74页 |
| 第六章 总结与工作展望 | 第74-76页 |
| 6.1 论文总结 | 第74页 |
| 6.2 工作展望 | 第74-76页 |
| 致谢 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 作者在学期间取得的学术成果 | 第82页 |
