M-DSP标量访存控制器的设计与验证
| 摘要 | 第10-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第13-22页 |
| 1.1 课题背景与意义 | 第13-14页 |
| 1.2 相关工作研究 | 第14-20页 |
| 1.2.1 DSP发展概述 | 第14-15页 |
| 1.2.2 DSP存储结构 | 第15-18页 |
| 1.2.3 多核DSP对存储带来挑战 | 第18-20页 |
| 1.3 本文所做的主要工作 | 第20-21页 |
| 1.4 论文的组织结构 | 第21-22页 |
| 第二章 SMAC总体设计 | 第22-36页 |
| 2.1 M-DSP整体结构 | 第22-24页 |
| 2.2 SMAC设计需求 | 第24-25页 |
| 2.3 标量访存指令集设计 | 第25-29页 |
| 2.4 SMAC总体结构设计 | 第29-35页 |
| 2.4.1 SMAC总体结构 | 第29-31页 |
| 2.4.2 标量访存流水线设计 | 第31-34页 |
| 2.4.3 接口协议 | 第34-35页 |
| 2.5 本章小结 | 第35-36页 |
| 第三章 L1DCache设计与实现 | 第36-48页 |
| 3.1 L1DCache设计参数 | 第36-38页 |
| 3.1.1 映像规则 | 第36页 |
| 3.1.2 替换策略 | 第36-37页 |
| 3.1.3 写策略 | 第37-38页 |
| 3.1.4 块大小 | 第38页 |
| 3.2 存储体组织 | 第38-40页 |
| 3.2.1 数据体和Tag体 | 第38-40页 |
| 3.2.2 Cache状态位 | 第40页 |
| 3.3 L1DCache流水线设计 | 第40-47页 |
| 3.3.1 缺失命中判断与状态位的维护 | 第41-44页 |
| 3.3.2 访存与缺失处理 | 第44-47页 |
| 3.3.3 访存输出数据选择 | 第47页 |
| 3.4 本章小结 | 第47-48页 |
| 第四章 可编程的数据一致性维护机制 | 第48-60页 |
| 4.1 配置流水线设计 | 第48-51页 |
| 4.1.1 Local-Config流水线 | 第48-49页 |
| 4.1.2 Share-Config流水线 | 第49-51页 |
| 4.2 写回与作废 | 第51-53页 |
| 4.2.1 写回与作废寄存器 | 第51-52页 |
| 4.2.2 Flush流水线设计 | 第52-53页 |
| 4.2.3 写回作废性能分析 | 第53页 |
| 4.3 同步单元 | 第53-56页 |
| 4.3.1 同步锁与同步栅栏 | 第53-55页 |
| 4.3.2 配置同步单元 | 第55-56页 |
| 4.4 多核程序数据一致性的维护 | 第56-58页 |
| 4.5 一致性维护性能分析 | 第58-59页 |
| 4.6 本章小结 | 第59-60页 |
| 第五章 功能验证与逻辑综合 | 第60-77页 |
| 5.1 验证内容 | 第60-61页 |
| 5.2 模块级验证 | 第61-71页 |
| 5.2.1 模块级验证平台结构 | 第61-62页 |
| 5.2.2 接口与互连 | 第62-63页 |
| 5.2.3 激励生成与驱动 | 第63-65页 |
| 5.2.4 断言与正确性判断 | 第65-67页 |
| 5.2.5 验证结果 | 第67-71页 |
| 5.3 系统级验证 | 第71-74页 |
| 5.3.1 单核验证外围存储模型设计 | 第71-72页 |
| 5.3.2 系统级验证方法 | 第72-74页 |
| 5.4 逻辑综合与优化 | 第74-76页 |
| 5.5 本章小结 | 第76-77页 |
| 第六章 总结与展望 | 第77-79页 |
| 6.1 论文总结 | 第77-78页 |
| 6.2 工作展望 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-84页 |
| 作者在学期间取得的学术成果 | 第84页 |
