当前位置：
首页
--
工业技术
--
无线电电子学、电信技术
--
通信
--
通信理论
--
相位锁定、锁相技术
65nm自适应带宽锁相环的设计与实现方法的研究
高精度占空比低抖动锁相环设计
多相位抗辐照锁相环的设计与实现
电源噪声引起CMOS锁相环的周期抖动研究
应用于全数字锁相环的时间数字转换器的研究与设计
一种新型宽频域全数字锁相环的研究与设计
CMOS毫米波锁相环及高精度正交信号发生器的研究设计
全数字锁相环的研究与设计
谐波污染环境下锁相环设计
基于数字锁相环的复合反孤岛方法研究
锁相环内建参数测量电路设计
低相位噪声和低杂散的高分辨率本振源设计与实现
一种应用于TDC的延迟锁相环电路设计
3.2GHz带宽可线性调节的锁相环研究与设计
CMOS锁相环的研究与设计
锁相环中PFD和CP的设计
基于FPGA的全数字锁相环设计与研究
应用于可外同步DC-DC变换器的锁相环的设计
CMOS集成可编程电荷泵锁相环的研究与设计
CMOS锁相环中关键技术的研究
应用于PCI-Express 2.0的双通道锁相环的研究与设计
一种新型电荷泵锁相环电路的设计
应用于LVDS高速接口的低抖动锁相环的研究与设计
基于小数N分频的电荷泵锁相环研究与设计
一种应用于TDC的低抖动延迟锁相环电路设计
基于40纳米硅基CMOS工艺的60 GHz锁相环研究
三阶全数字锁相环技术研究与FPGA设计
1.6-2.5Gbps时钟恢复电路中电荷泵锁相环设计
基于40nm CMOS工艺下5GHz锁相环设计
小数分频环形压控振荡器锁相环的研究与设计
高速CMOS电荷泵锁相环设计
用于原子—光耦合系统的光学锁相环的设计
基于40nm CMOS工艺的1.5-3.0GHz电荷泵锁相环的设计
基于90nm工艺下高速锁相环的设计与研究
应用于高速串行接口的高性能锁相环设计与实现
锁相环测试方法与测试板开发
数字延迟锁相环锁定算法研究
小数分频锁相环设计及其杂散与噪声的抑制补偿
宽频率范围低抖动锁相环设计
抗SET低Jitter锁相环设计
一种自动变模全数字锁相环的设计
快速锁定的CMOS电荷泵锁相环的研究
用于USB2.0中480MHz锁相环的设计
自动电流切换控制锁相环电路的设计
基于锁相环的真随机数IP核设计
基于数字锁相环的低功耗时钟发生器设计
二阶锁相环混沌特性研究及应用
内建抖动测试的65nm锁相环的设计与实现
基于游标延时环的全数字锁相环研究与设计
基于数字DLL时钟发生器的设计
上一页
[1]
[2]
[3]
[4]
[5]
下一页
