| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 锁相环研究背景及发展 | 第11-12页 |
| 1.2 全数字锁相环的国内外研究现状 | 第12-14页 |
| 1.3 本文的主要研究内容与结构的安排 | 第14-17页 |
| 第2章 锁相环的组成及理论 | 第17-31页 |
| 2.1 锁相环的工作原理 | 第17-18页 |
| 2.2 锁相环的基本结构 | 第18-24页 |
| 2.2.1 鉴相器（PD）模块 | 第18-21页 |
| 2.2.2 环路滤波器(LPF)模块 | 第21-22页 |
| 2.2.3 压控振荡器(VCO)模块 | 第22-24页 |
| 2.3 锁相环的捕获、跟踪特性及主要性能参数 | 第24-26页 |
| 2.3.1 锁相环的捕获及跟踪特性 | 第24页 |
| 2.3.2 锁相环的主要性能指标 | 第24-26页 |
| 2.4 基于比例积分控制算法的模拟锁相环的性能分析 | 第26-29页 |
| 2.5 本章小结 | 第29-31页 |
| 第3章 数字锁相环的组成及工作原理 | 第31-47页 |
| 3.1 数字锁相环的基本结构及原理 | 第31-32页 |
| 3.2 数字鉴相器的基本结构及原理 | 第32-37页 |
| 3.3 数字滤波器的基本结构及原理 | 第37-40页 |
| 3.4 数控振荡器的基本结构及原理 | 第40-42页 |
| 3.5 基于PI控制算法的全数字锁相环的系统性能分析 | 第42-45页 |
| 3.5.1 全数字锁相环的数学模型分析 | 第42-44页 |
| 3.5.2 全数字锁相环的稳定性分析 | 第44页 |
| 3.5.3 全数字锁相环的动态性能分析 | 第44-45页 |
| 3.6 本章小结 | 第45-47页 |
| 第4章 新型宽频域全数字锁相环的研究及设计 | 第47-67页 |
| 4.1 新型宽频域全数字锁相环结构框图 | 第47-48页 |
| 4.2 数字鉴相器（DPD）模块 | 第48-55页 |
| 4.2.1 检测模块的设计 | 第48-50页 |
| 4.2.2 相位误差量化电路的原理与设计 | 第50-55页 |
| 4.3 双边沿触发的数字环路滤波器 | 第55-58页 |
| 4.4 数控振荡器模块 | 第58-60页 |
| 4.5 测频模块 | 第60-61页 |
| 4.6 新型宽频域全数字锁相环的仿真分析及硬件电路实现 | 第61-65页 |
| 4.7 本章小结 | 第65-67页 |
| 第5章 总结与展望 | 第67-69页 |
| 5.1 研究工作总结 | 第67-68页 |
| 5.2 前景展望 | 第68-69页 |
| 参考文献 | 第69-73页 |
| 发表论文及科研情况说明 | 第73-74页 |
| 致谢 | 第74页 |
