基于90nm工艺下高速锁相环的设计与研究
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-9页 |
| 第1章 绪论 | 第9-15页 |
| ·研究背景与意义 | 第9-10页 |
| ·国内外研究现状 | 第10-12页 |
| ·锁相环的分类 | 第12-13页 |
| ·本文框架与主要工作 | 第13-15页 |
| 第2章 锁相环电路的原理概述 | 第15-37页 |
| ·锁相环电路基本原理 | 第15-17页 |
| ·锁相环电路系能指标 | 第17-19页 |
| ·锁相环电路基本模块 | 第19-36页 |
| ·鉴频鉴相器（PFD） | 第20-26页 |
| ·电荷泵（CP） | 第26-29页 |
| ·环路低通滤波器（LPF） | 第29-30页 |
| ·压控振荡器（VCO） | 第30-34页 |
| ·分频器（Divider） | 第34-36页 |
| ·驱动电路（Buffer） | 第36页 |
| ·本章小结 | 第36-37页 |
| 第3章 无源器件模型及锁相环电路系统数学建模 | 第37-51页 |
| ·无源器件模型 | 第37-42页 |
| ·电感模型 | 第37-40页 |
| ·容抗管模型 | 第40-42页 |
| ·基本锁相环电路系统数学建模 | 第42-43页 |
| ·三阶锁相环电路系统数学建模 | 第43-47页 |
| ·锁相环电路系统噪声建模与优化 | 第47-50页 |
| ·本章小结 | 第50-51页 |
| 第4章 高速锁相环电路设计与优化 | 第51-61页 |
| ·高速锁相环电路系统指标 | 第51-52页 |
| ·高速锁相环电路系统模块设计与仿真 | 第52-59页 |
| ·鉴频鉴相器设计与仿真 | 第52-54页 |
| ·电荷泵设计与仿真 | 第54-56页 |
| ·环路滤波器设计与仿真 | 第56-57页 |
| ·基于 LC 压控振荡器设计与仿真 | 第57-58页 |
| ·高速分频器的设计与仿真 | 第58-59页 |
| ·高速锁相环电路系统仿真 | 第59-61页 |
| 第5章 高速锁相环版图设计与测试验证 | 第61-71页 |
| ·版图的设计基本规则 | 第61-63页 |
| ·高速电路版图设计考虑 | 第63-64页 |
| ·测试准备工作 | 第64-67页 |
| ·芯片测试 PCB 的设计 | 第65-66页 |
| ·芯片测试仪器 | 第66-67页 |
| ·高速锁相环的测试与分析 | 第67-70页 |
| ·系统频率覆盖范围测试 | 第67-68页 |
| ·系统相位噪声 | 第68-70页 |
| ·本章小结 | 第70-71页 |
| 第6章 工作总结与展望 | 第71-73页 |
| ·工作总结 | 第71-72页 |
| ·展望 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 攻读硕士学位期间发表的论文与研究成果 | 第77-79页 |
| 致谢 | 第79-80页 |
