应用于LVDS高速接口的低抖动锁相环的研究与设计
摘要 | 第4-5页 |
Abstract | 第5页 |
第1章 绪论 | 第9-13页 |
1.1 课题的背景及意义 | 第9-10页 |
1.2 国内外研究现状 | 第10-11页 |
1.3 论文研究内容 | 第11页 |
1.4 论文的结构安排 | 第11-13页 |
第2章 锁相环电路的基本理论 | 第13-23页 |
2.1 锁相环的基本结构及组成模块 | 第13-18页 |
2.1.1 鉴频鉴相器(PFD) | 第14-15页 |
2.1.2 电荷泵(CP) | 第15-16页 |
2.1.3 环路滤波器(LPF) | 第16-17页 |
2.1.4 压控振荡器 | 第17-18页 |
2.1.5 分频器 | 第18页 |
2.2 锁相环环路传输函数及稳定性分析 | 第18-19页 |
2.3 锁相环环路参数的定义与推导 | 第19-21页 |
2.4 本章小结 | 第21-23页 |
第3章 锁相环噪声分析 | 第23-33页 |
3.1 时间抖动和相位噪声 | 第23-25页 |
3.1.1 时间抖动 | 第23-24页 |
3.1.1.1 确定性抖动 | 第23-24页 |
3.1.1.2 随机性抖动 | 第24页 |
3.1.2 相位噪声 | 第24-25页 |
3.1.3 时间抖动和相位噪声的换算关系 | 第25页 |
3.2 锁相环系统的相位噪声分析 | 第25-31页 |
3.2.1 输入参考时钟噪声 | 第26页 |
3.2.2 鉴频鉴相器和电荷泵噪声 | 第26-27页 |
3.2.3 环路滤波器噪声 | 第27-28页 |
3.2.4 振荡器中的相位噪声 | 第28-29页 |
3.2.5 分频器的噪声 | 第29页 |
3.2.6 其他噪声 | 第29页 |
3.2.7 锁相环各噪声源的传递函数 | 第29-31页 |
3.3 抑制抖动的方法 | 第31页 |
3.4 本章小结 | 第31-33页 |
第4章 锁相环的系统设计 | 第33-39页 |
4.1 锁相环设计流程 | 第33页 |
4.2 锁相环环路参数设计 | 第33-35页 |
4.2.1 设计指标要求 | 第33-34页 |
4.2.2 环路参数设计 | 第34-35页 |
4.3 锁相环行为级建模与仿真 | 第35-36页 |
4.4 电荷泵锁相环模块确定 | 第36-37页 |
4.5 本章小结 | 第37-39页 |
第5章 锁相环的电路设计 | 第39-55页 |
5.1 鉴频鉴相器的设计与仿真 | 第39-42页 |
5.1.1 传统鉴频鉴相器结构 | 第39-40页 |
5.1.2 改进的鉴频鉴相器结构 | 第40-41页 |
5.1.3 改进的鉴频鉴相器仿真结果 | 第41-42页 |
5.2 电荷泵电路的设计与仿真 | 第42-45页 |
5.2.1 传统的电荷泵结构 | 第42-43页 |
5.2.2 改进的的电荷泵结构 | 第43-44页 |
5.2.3 改进的电荷泵仿真结果 | 第44-45页 |
5.3 环路滤波器的设计与仿真 | 第45-48页 |
5.3.1 常用的环路滤波器结构 | 第45-46页 |
5.3.2 环路滤波器结构 | 第46-48页 |
5.4 环形振荡器的设计与仿真 | 第48-51页 |
5.4.1 传统的环形振荡器结构 | 第48-49页 |
5.4.2 改进的环形振荡器结构 | 第49页 |
5.4.3 改进的环形振荡器仿真结果 | 第49-51页 |
5.5 分频器的设计 | 第51-52页 |
5.5.1 分频器的电路设计 | 第51-52页 |
5.5.2 分频器的仿真结果 | 第52页 |
5.6 低压差线性稳压器(LDO)的设计 | 第52-54页 |
5.7 本章小结 | 第54-55页 |
第6章 版图设计及后仿真验证 | 第55-65页 |
6.1 工艺制造对版图设计的要求 | 第55-56页 |
6.2 版图设计中引入的非理想效应 | 第56-59页 |
6.2.1 串扰 | 第56-57页 |
6.2.2 失配 | 第57-58页 |
6.2.3 噪声 | 第58-59页 |
6.3 电荷泵锁相环版图设计 | 第59-61页 |
6.4 锁相环的整体性能仿真 | 第61-63页 |
6.5 本章小结 | 第63-65页 |
结论 | 第65-67页 |
参考文献 | 第67-71页 |
攻读硕士学位期间所发表的学术论文 | 第71-73页 |
致谢 | 第73页 |