数字延迟锁相环锁定算法研究

【摘要】：针对现代微处理器和片上系统中时钟分布的要求,本文对现有的数字延迟锁相环的实现种类进行了总结,根据延迟锁相环锁相速度、面积、功耗等因素的平衡,重点对逐次逼近寄存器式延迟锁相环(Successive Approximation Register controlled Delay-Locked Loop,SAR DLL)进行了研究。在可变逐次逼近寄存器式延迟锁相环的基础上进行了改进,提出了移位-可变逐次逼近寄存器式延迟锁相环。本文所做的主要工作如下:1、在可变逐次逼近寄存器式延迟锁相环的逻辑控制模块中增加移位控制模块,即在传统的二元搜索算法执行前,先运行二倍搜索算法,这样就可以将传统逐次逼近寄存器式延迟锁相环中存在的谐波锁定问题避免;2、在移位控制模块的二倍搜索执行完成之后,实现对应有效控制字位数逐次逼近寄存器的二元搜索;3、增加的死锁重启控制模块克服了传统逐次逼近寄存器式延迟锁相环只能锁定一次的缺点。当延迟锁相环第一次进入锁相状态后,由于环境因素影响跳变到失锁状态后,延迟锁相环可以再次重新启动锁相过程,使延迟锁相环再次进入锁相状态。通过对移位-可变逐次逼近寄存器式延迟锁相环进行前端设计与仿真,仿真结果证明了改进思路的正确性。当控制字有效位数为3时,S-VSAR算法最长锁定时间比VSAR算法最长锁定时间减少了11.1%;当控制字有效位数为12时,S-VSAR算法最长锁定时间比VSAR算法最长锁定时间减少了75.9%。
【关键词】：数字延迟锁相环 S-VSAR算法 谐波锁定 死锁
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TN911.8