| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 引言 | 第8-12页 |
| 1.1 研究背景 | 第8页 |
| 1.2 时间数字转换器发展现状 | 第8-10页 |
| 1.3 论文的主要工作和贡献 | 第10-11页 |
| 1.4 论文的组织结构 | 第11-12页 |
| 第二章 TDC原理与性能指标 | 第12-22页 |
| 2.1 TDC工作原理 | 第12页 |
| 2.2 TDC性能指标 | 第12-20页 |
| 2.2.1 量化误差 | 第12-14页 |
| 2.2.2 线性非理想因素 | 第14-15页 |
| 2.2.3 非线性非理想因素 | 第15页 |
| 2.2.4 动态特性与有效分辨率 | 第15-18页 |
| 2.2.5 时序 | 第18页 |
| 2.2.6 噪声整形TDC | 第18-20页 |
| 2.3 TDC在ADPLL系统中的理论分析 | 第20-21页 |
| 2.4 TDC设计指标 | 第21-22页 |
| 第三章 时间数字转换器结构比较与选择 | 第22-34页 |
| 3.1 时间数字转换器结构比较 | 第22-32页 |
| 3.1.1 计数器型时间数字转换器 | 第22-23页 |
| 3.1.2 快闪型时间数字转换器 | 第23-26页 |
| 3.1.3 游标尺链型时间数字转换器 | 第26页 |
| 3.1.4 逐次逼近型时间数字转换器 | 第26-28页 |
| 3.1.5 游标环型时间数字转换器 | 第28-30页 |
| 3.1.6 两步式时间数字转换器 | 第30-32页 |
| 3.2 时间数字转换器结构选择 | 第32-34页 |
| 第四章 电路设计与仿真 | 第34-61页 |
| 4.1 时间数字转换器整体结构 | 第34-35页 |
| 4.2 鉴频鉴相器 | 第35-38页 |
| 4.3 量化单元 | 第38-49页 |
| 4.3.1 量化单元的行为级建模 | 第38-39页 |
| 4.3.2 环形振荡器基本原理 | 第39-41页 |
| 4.3.3 游标门控环形振荡器设计 | 第41-44页 |
| 4.3.4 相位比较器 | 第44-47页 |
| 4.3.5 1-bit decision-select结构 | 第47-49页 |
| 4.4 模式判决器 | 第49-50页 |
| 4.5 多相计数器 | 第50-52页 |
| 4.6 锁定加速单元 | 第52-54页 |
| 4.7 评估逻辑 | 第54-55页 |
| 4.8 版图布局和仿真结果 | 第55-61页 |
| 4.8.1 TDC版图布局 | 第55页 |
| 4.8.2 粗量化模式仿真结果 | 第55-57页 |
| 4.8.3 细量化模式与模式切换仿真结果 | 第57-58页 |
| 4.8.4 锁相环环路仿真结果 | 第58-61页 |
| 第五章 芯片测试结果 | 第61-67页 |
| 5.1 粗量化模式测试结果 | 第62-64页 |
| 5.2 细量化模式测试结果 | 第64-65页 |
| 5.3 锁定加速单元测试结果 | 第65页 |
| 5.4 TDC性能总结 | 第65-67页 |
| 第六章 总结与展望 | 第67-69页 |
| 6.1 总结 | 第67-68页 |
| 6.2 展望 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 硕士学位期间的研究成果 | 第72-73页 |
| 致谢 | 第73-74页 |