首页--工业技术论文--无线电电子学、电信技术论文--通信论文--通信理论论文--相位锁定、锁相技术论文

高精度占空比低抖动锁相环设计

摘要第9-10页
ABSTRACT第10-11页
第一章 绪论第12-15页
    1.1 课题研究背景第12-13页
    1.2 国内外的研究现状第13-14页
    1.3 本文的主要研究工作第14-15页
第二章 锁相环基本原理及其技术指标第15-27页
    2.1 SERDES中锁相环的特点第15-17页
        2.1.1 SERDES锁相环对抖动的要求第15页
        2.1.2 SERDES锁相环对占空比和输出相位的要求第15-17页
    2.2 锁相环的工作原理及其数学模型第17-21页
        2.2.1 锁相环的工作原理第17-19页
        2.2.2 锁相环的数学模型第19-21页
    2.3 锁相环的稳定性分析第21-25页
        2.3.1 基于闭环系统的锁相环稳定性分析方法第22页
        2.3.2 基于开环系统的锁相环稳定性分析方法第22-25页
    2.4 锁相环的抖动和噪声模型分析第25-26页
        2.4.1 抖动和相位噪声简介第25页
        2.4.2 抖动和相位噪声来源和传递第25-26页
    2.5 本章小节第26-27页
第三章 电荷泵锁相环的低抖动设计第27-47页
    3.1 PFD电路低抖动的设计第27-32页
        3.1.1 PFD的死区问题第27-29页
        3.1.2 传统PFD结构及其弊端第29-31页
        3.1.3 高速无死区PFD设计第31-32页
    3.2 CP电路的低抖动设计第32-38页
        3.2.1 CP电路的非理想效应第32-34页
        3.2.2 低抖动电荷泵的设计第34-38页
    3.3 VCO的低抖动和多相位设计第38-43页
        3.3.1 环形振荡器的基本工作原理第39页
        3.3.2 环形振荡器的设计第39-42页
        3.3.3 多相位环形振荡器的设计第42-43页
    3.4 LPF和分频器的设计第43-46页
        3.4.1 LPF的设计第43-44页
        3.4.2 分频器的设计第44-46页
    3.5 本章小结第46-47页
第四章 高精度占空比调节电路设计第47-61页
    4.1 占空比调节电路设计的原因第47-51页
        4.1.1 VCO输出频率改变对占空比的影响第48-49页
        4.1.2 PVT对占空比的影响第49-51页
    4.2 占空比电路的设计第51-59页
        4.2.1 传统占空比调节电路第51-53页
        4.2.2 占空比电路的改进第53-55页
        4.2.3 改进的占空比调节电路后的仿真验证第55-59页
    4.3 本章小结第59-61页
第五章 锁相环的版图设计以及模拟验证第61-69页
    5.1 锁相环版图的实现第61-65页
        5.1.1 电源和地噪声的影响第61-62页
        5.1.2 版图的失配和匹配的设计第62-63页
        5.1.3 抗闩锁设计第63-64页
        5.1.4 保护环和对主要信号的保护第64-65页
    5.2 锁相环功能和性能的验证第65-68页
    5.3 本章小结第68-69页
第六章 总结和展望第69-71页
    6.1 本文工作总结第69-70页
    6.2 工作展望和存在的不足第70-71页
致谢第71-73页
参考文献第73-76页
作者在学期间取得的学术成果第76页

论文共76页,点击 下载论文
上一篇:高精度WENO格式的发展及其在超声速流动与燃烧中的应用
下一篇:高超声速巡航飞行器预测滑模姿态控制方法研究