| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 论文的研究背景及意义 | 第9-10页 |
| 1.2 锁相环的国内外研究现状 | 第10-13页 |
| 1.3 论文的研究目标、研究内容和主要创新点 | 第13-14页 |
| 1.4 论文的组织结构 | 第14-15页 |
| 第2章 锁相环的基本原理和性能指标 | 第15-27页 |
| 2.1 锁相环的基本原理 | 第15-17页 |
| 2.1.1 整数分频锁相环 | 第15-16页 |
| 2.1.2 Δ∑小数分频锁相环 | 第16-17页 |
| 2.2 锁相环的主要性能指标 | 第17-23页 |
| 2.2.1 相位噪声 | 第18-19页 |
| 2.2.2 时钟抖动 | 第19-20页 |
| 2.2.3 杂散 | 第20-21页 |
| 2.2.4 glitch现象 | 第21-22页 |
| 2.2.5 电荷分享 | 第22-23页 |
| 2.2.6 频率分辨率 | 第23页 |
| 2.2.7 锁定时间 | 第23页 |
| 2.3 本课题提出的锁相环技术指标及结构框图 | 第23-27页 |
| 2.3.1 技术指标 | 第24页 |
| 2.3.2 结构框图 | 第24-27页 |
| 第3章 锁相环环路参数的计算和系统建模 | 第27-38页 |
| 3.1 传统锁相环环路参数的计算 | 第27-29页 |
| 3.2 双通道锁相环环路参数的计算 | 第29-33页 |
| 3.3 系统行为级建模 | 第33-38页 |
| 3.3.1 传统锁相环的行为级建模 | 第33-35页 |
| 3.3.2 双通道锁相环的行为级建模 | 第35-38页 |
| 第4章 锁相环的噪声分析 | 第38-44页 |
| 4.1 噪声类型 | 第38-39页 |
| 4.1.1 热噪声 | 第38-39页 |
| 4.1.2 闪烁噪声 | 第39页 |
| 4.1.3 环境噪声 | 第39页 |
| 4.2 相位噪声模型 | 第39-42页 |
| 4.3 压控振荡器噪声指标的确定 | 第42-44页 |
| 第5章 锁相环中关键电路设计与仿真 | 第44-69页 |
| 5.1 基准电路 | 第44-51页 |
| 5.1.1 带隙基准电路 | 第44-48页 |
| 5.1.2 参考电压电路 | 第48-50页 |
| 5.1.3 电流偏置电路 | 第50-51页 |
| 5.2 LDO电路 | 第51-56页 |
| 5.3 分频电路 | 第56-58页 |
| 5.4 鉴频鉴相器、环路滤波器和电荷泵 | 第58-62页 |
| 5.5 压控振荡器和输出驱动电路 | 第62-66页 |
| 5.6 锁定检测电路 | 第66-67页 |
| 5.7 测试驱动电路 | 第67-69页 |
| 第6章 版图设计和整体后仿结果 | 第69-80页 |
| 6.1 版图设计概述 | 第69-73页 |
| 6.1.1 噪声隔离 | 第69-70页 |
| 6.1.2 版图匹配设计 | 第70-71页 |
| 6.1.3 寄生效应 | 第71页 |
| 6.1.4 可靠性设计 | 第71-73页 |
| 6.1.5 深亚微米版图设计注意事项 | 第73页 |
| 6.2 锁相环版图设计 | 第73-77页 |
| 6.2.1 去耦电容的设计 | 第73-75页 |
| 6.2.2 数字版图设计 | 第75-76页 |
| 6.2.3 压控振荡器的版图设计 | 第76页 |
| 6.2.4 锁相环整体版图 | 第76-77页 |
| 6.3 锁相环整体电路后仿结果 | 第77-80页 |
| 6.3.1 锁相环工作在 2.50GHz时的整体后仿结果 | 第78-79页 |
| 6.3.2 锁相环工作在 1.25GHz时的整体后仿结果 | 第79-80页 |
| 第7章 总结与展望 | 第80-82页 |
| 7.1 工作总结 | 第80页 |
| 7.2 未来展望 | 第80-82页 |
| 参考文献 | 第82-85页 |
| 致谢 | 第85-87页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第87页 |