65nm自适应带宽锁相环的设计与实现方法的研究
摘要 | 第5-6页 |
Abstract | 第6-7页 |
第一章 引言 | 第8-11页 |
1.1 研究背景 | 第8页 |
1.2 本文研究的意义 | 第8-10页 |
1.3 本文的组织结构 | 第10-11页 |
第二章 锁相环结构和基本原理 | 第11-22页 |
2.1 电荷泵锁相环的结构 | 第11-18页 |
2.1.1 鉴相器(PFD)和电荷泵(CP) | 第12-14页 |
2.1.2 低通滤波器(LPF) | 第14-15页 |
2.1.3 压控振荡器(VCO) | 第15-16页 |
2.1.4 分频器 | 第16-18页 |
2.2 锁相环基本原理 | 第18-20页 |
2.3 本章小结 | 第20-22页 |
第三章 锁相环系统设计与噪声分析 | 第22-39页 |
3.1 锁相环稳定性分析 | 第22-27页 |
3.1.1 闭环分析方法 | 第22-26页 |
3.1.2 开环分析方法 | 第26-27页 |
3.2 锁相环系统建模 | 第27-29页 |
3.3 锁相环噪声分析 | 第29-38页 |
3.3.1 噪声和抖动概念 | 第29-31页 |
3.3.2 锁相环噪声来源 | 第31-32页 |
3.3.3 锁相环噪声评估方法 | 第32-38页 |
3.4 本章小结 | 第38-39页 |
第四章 自适应带宽锁相环 | 第39-51页 |
4.1 自偏置技术 | 第39-40页 |
4.2 自适应带宽原理 | 第40-43页 |
4.2.1 闭环原理分析 | 第40-42页 |
4.2.2 开环原理分析 | 第42-43页 |
4.3 自适应带宽实现方法 | 第43-47页 |
4.3.1 反比N电路镜 | 第43-44页 |
4.3.2 开关电容滤波器 | 第44-47页 |
4.4 环路参数修正 | 第47-49页 |
4.5 本章小结 | 第49-51页 |
第五章 65nm自适应带宽锁相环电路设计 | 第51-71页 |
5.1 设计指标和整体结构 | 第51-53页 |
5.2 各模块电路设计 | 第53-70页 |
5.2.1 鉴频鉴相器电路 | 第53-55页 |
5.2.2 电荷泵电路 | 第55-59页 |
5.2.3 压控振荡器 | 第59-61页 |
5.2.4 开关电容滤波器 | 第61-65页 |
5.2.5 启动电路 | 第65-67页 |
5.2.6 锁定检测电路 | 第67-68页 |
5.2.7 1-32可编程分频器电路 | 第68-69页 |
5.2.8 编程相移电路 | 第69-70页 |
5.3 本章小结 | 第70-71页 |
第六章 锁相环版图设计 | 第71-77页 |
6.1 65nm工艺新效应的研究 | 第71-74页 |
6.2 65nm工艺自适应带宽锁相环版图设计 | 第74-76页 |
6.3 本章小结 | 第76-77页 |
第七章 实验结果 | 第77-82页 |
7.1 建立过程与锁定时间验证 | 第77-78页 |
7.2 自适应带宽特性验证 | 第78-79页 |
7.3 倍频和相移功能验证 | 第79-81页 |
7.4 本章小结 | 第81-82页 |
第八章 总结与展望 | 第82-84页 |
8.1 总结 | 第82-83页 |
8.2 展望 | 第83-84页 |
参考文献 | 第84-87页 |
致谢 | 第87-88页 |