| 摘要 | 第8-9页 |
| Abstract | 第9页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 论文的背景和意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 本文的内容和结构安排 | 第12-14页 |
| 第二章 锁相环频率综合器的基本理论和电路模块 | 第14-30页 |
| 2.1 锁相环的基本理论 | 第14-17页 |
| 2.1.1 锁相环工作原理 | 第14-15页 |
| 2.1.2 Ⅰ型锁相环 | 第15-16页 |
| 2.1.3 Ⅱ型锁相环 | 第16-17页 |
| 2.2 鉴频鉴相器和电荷泵 | 第17-19页 |
| 2.3 环路滤波器 | 第19-20页 |
| 2.4 压控振荡器 | 第20-23页 |
| 2.4.1 环形压控振荡器(Ring VCO) | 第20-22页 |
| 2.4.2 LC压控振荡器 | 第22-23页 |
| 2.5 分频器 | 第23-28页 |
| 2.5.1 整数分频器(Integer-N) | 第24页 |
| 2.5.2 小数分频器(Fractional-N) | 第24-26页 |
| 2.5.3 Delta-Sigma调制 | 第26-28页 |
| 2.6 锁相环主要性能指标 | 第28-29页 |
| 2.7 本章小结 | 第29-30页 |
| 第三章 锁相环的噪声性能分析 | 第30-37页 |
| 3.1 二阶环路滤波电荷泵锁相环 | 第30-31页 |
| 3.2 传输函数特性 | 第31-33页 |
| 3.3 锁相环的噪声性能分析和MATLAB仿真 | 第33-36页 |
| 3.3.1 锁相环主要噪声 | 第34页 |
| 3.3.2 Matlab噪声模型仿真 | 第34-36页 |
| 3.4 本章小结 | 第36-37页 |
| 第四章 433MHz CMOS PLL的电路设计 | 第37-58页 |
| 4.1 433MHz CMOS PLL的设计方向和参数要求 | 第37页 |
| 4.2 压控振荡器的电路结构与设计 | 第37-47页 |
| 4.2.1 环形压控振荡器设计 | 第37-41页 |
| 4.2.2 粗调与细调电路设计 | 第41-43页 |
| 4.2.3 温度漂移与分析改进 | 第43-47页 |
| 4.3 鉴频鉴相器与电荷泵的电路设计 | 第47-53页 |
| 4.3.1 电路的非理想性 | 第47-50页 |
| 4.3.2 电路设计 | 第50-53页 |
| 4.4 Delta-Sigma调制电路 | 第53-56页 |
| 4.4.1 噪声传递函数 | 第53-54页 |
| 4.4.2 结构类型 | 第54-55页 |
| 4.4.3 电路与仿真 | 第55-56页 |
| 4.5 本章小结 | 第56-58页 |
| 第五章 版图电路与实际测试结果 | 第58-66页 |
| 5.1 电路的版图设计 | 第58-62页 |
| 5.1.1 频率综合器版图设计考虑 | 第58-59页 |
| 5.1.2 版图参数提取仿真 | 第59-62页 |
| 5.2 电路测试结果 | 第62-64页 |
| 5.3 本章小结 | 第64-66页 |
| 第六章 总结与展望 | 第66-68页 |
| 6.1 工作总结 | 第66-67页 |
| 6.2 不足与展望 | 第67-68页 |
| 附录 | 第68-70页 |
| 附录A | 第68-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-75页 |
| 攻读学位期间的研究成果 | 第75-76页 |
| 学位论文评阅及答辩情况表 | 第76页 |