| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 研究背景与意义 | 第8-9页 |
| 1.2 国内外技术研究现状 | 第9-10页 |
| 1.3 论文开展的主要工作 | 第10-11页 |
| 1.4 论文的组织结构 | 第11-12页 |
| 第二章 锁相环(PLL)工作原理 | 第12-34页 |
| 2.1 锁相环概述 | 第12-16页 |
| 2.1.1 锁相环基本原理 | 第12-13页 |
| 2.1.2 鉴相器特性 | 第13-14页 |
| 2.1.3 压控振荡器(VCO)特性 | 第14-16页 |
| 2.2 锁相环线相关特性 | 第16-21页 |
| 2.2.1 锁相环的线性模型 | 第16-17页 |
| 2.2.2 静态相位误差 | 第17-18页 |
| 2.2.3 锁相环带宽 | 第18-21页 |
| 2.3 环路滤波器 | 第21-32页 |
| 2.3.1 环路滤波器的引入 | 第21-24页 |
| 2.3.2 环路滤波器的模型 | 第24-25页 |
| 2.3.3 有源环路滤波器 | 第25-32页 |
| 2.4 本章小结 | 第32-34页 |
| 第三章 锁相环频率合成技术 | 第34-54页 |
| 3.1 锁相环频率合成器 | 第34-43页 |
| 3.1.1 频率合成器基本原理 | 第34页 |
| 3.1.2 电荷泵频率合成器 | 第34-36页 |
| 3.1.3 电荷泵鉴频鉴相器工作原理 | 第36-38页 |
| 3.1.4 相同频率下工作下的相位误差 | 第38-39页 |
| 3.1.5 不同频率下工作的状况 | 第39-41页 |
| 3.1.6 杂散和相位噪声等性能 | 第41-43页 |
| 3.2 小数频率合成器 | 第43-52页 |
| 3.2.1 分频器 | 第43-46页 |
| 3.2.2 小数分频原理 | 第46-48页 |
| 3.2.3 小数N分频结构 | 第48-49页 |
| 3.2.4 小数N分频合成的相关特性 | 第49-50页 |
| 3.2.5 DeltaSigma小数N频率合成PLL | 第50-52页 |
| 3.3 本章小结 | 第52-54页 |
| 第四章 低相位噪声和低杂散本振源的设计 | 第54-70页 |
| 4.1 信号本振中参考频率设计 | 第54-58页 |
| 4.1.1 参考频率设计要求 | 第54-56页 |
| 4.1.2 锁相环路的设计与仿真 | 第56-58页 |
| 4.2 信号本振源锁相环的设计 | 第58-65页 |
| 4.2.1 信号本振源的设计 | 第58-62页 |
| 4.2.2 输出信号的后处理 | 第62-64页 |
| 4.2.3 信号本振源的PCB布板 | 第64-65页 |
| 4.3 信号本振源中小数杂散的去除 | 第65-68页 |
| 4.3.1 结构的改进 | 第65-66页 |
| 4.3.2 小数杂散分布情况及选取方法 | 第66-68页 |
| 4.4 本章小结 | 第68-70页 |
| 第五章 实物及测试结果 | 第70-74页 |
| 5.1 本振源电路实物 | 第70-71页 |
| 5.2 测试结果 | 第71-73页 |
| 5.3 本章小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 6.1 本文成果总结 | 第74页 |
| 6.2 今后工作展望 | 第74-76页 |
| 致谢 | 第76-78页 |
| 参考文献 | 第78-84页 |
| 攻读硕士期间发表的论文和科研成果 | 第84页 |