基于数字锁相环的低功耗时钟发生器设计
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-11页 |
| 1 引言 | 第11-17页 |
| ·论文的研究背景 | 第11-12页 |
| ·国内外研究状况 | 第12-14页 |
| ·该论文的主要工作 | 第14页 |
| ·本论文内容的安排 | 第14-17页 |
| 2 锁相环基础 | 第17-33页 |
| ·鉴相器 | 第17-18页 |
| ·鉴相器的定义 | 第17-18页 |
| ·鉴相器的典型例子 | 第18页 |
| ·振荡器 | 第18-26页 |
| ·振荡器概述 | 第18-20页 |
| ·环形振荡器 | 第20-22页 |
| ·LC振荡器 | 第22-25页 |
| ·压控振荡器 | 第25-26页 |
| ·环路滤波器 | 第26-28页 |
| ·无源低通滤波器结构 | 第27页 |
| ·有源PI滤波器结构 | 第27-28页 |
| ·锁相环的基本结构和工作原理 | 第28-31页 |
| ·基本的锁相环结构 | 第28-29页 |
| ·锁相环基本工作原理 | 第29-31页 |
| ·本章小结 | 第31-33页 |
| 3 基于全数字锁相环的时钟发生器 | 第33-43页 |
| ·基于锁相环的时钟发生器 | 第33-35页 |
| ·基于锁相环的时钟发生器的基本结构 | 第33-34页 |
| ·基于锁相环的时钟发生器的基本工作原理 | 第34-35页 |
| ·基于锁相环的时钟发生器的性能指标 | 第35-37页 |
| ·输出频率范围 | 第35页 |
| ·输出频率精度 | 第35-36页 |
| ·输出频率之间的切换速度 | 第36页 |
| ·相位噪声 | 第36-37页 |
| ·本论文基于锁相环的时钟发生器的设计方向 | 第37-41页 |
| ·全数字化 | 第37-39页 |
| ·低功耗 | 第39-40页 |
| ·电流域逻辑 | 第40-41页 |
| ·基于全数字锁相环的时钟发生器的设计指标 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 4 全数字锁相环的设计 | 第43-57页 |
| ·全数字锁相环的整体结构 | 第43-44页 |
| ·数控振荡器的设计 | 第44-51页 |
| ·数控环形振荡器中反相器的设计 | 第45-46页 |
| ·数控环形振荡器中MOS变容管的设计 | 第46-48页 |
| ·数控环形振荡器的仿真结果 | 第48-51页 |
| ·数控环路滤波器的设计 | 第51-54页 |
| ·数控环路滤波器的积分路径 | 第52-53页 |
| ·数控环路滤波器的比例路径 | 第53-54页 |
| ·数控分频器和鉴相器的设计 | 第54-56页 |
| ·鉴相器部分的设计 | 第54-55页 |
| ·数控分频器部分的设计 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 5 全数字锁相环的仿真与测试 | 第57-75页 |
| ·基于全数字锁相环的时钟发生器的实现 | 第57-61页 |
| ·频率控制字预置 | 第58-59页 |
| ·应用于快速锁定的参数切换 | 第59-61页 |
| ·用于时钟发生器的全数字锁相环前仿真结果 | 第61-64页 |
| ·用于时钟发生器的全数字锁相环后仿真结果 | 第64-69页 |
| ·用于时钟发生器的全数字锁相环版图设计 | 第64-66页 |
| ·用于时钟发生器的全数字锁相环后仿真结果 | 第66-69页 |
| ·用于时钟发生器的全数字锁相环测试结果 | 第69-75页 |
| 6 工作总结与展望 | 第75-77页 |
| 参考文献 | 第77-81页 |
| 作者简历 | 第81-85页 |
| 学位论文数据集 | 第85页 |
