基于锁相环的真随机数IP核设计
| 摘要 | 第1-7页 |
| Abstract | 第7-12页 |
| 第1章 绪论 | 第12-16页 |
| ·研究背景及意义 | 第12-13页 |
| ·随机数发生器研究现状 | 第13-14页 |
| ·锁相环技术应用现状 | 第14-15页 |
| ·主要内容和论文结构 | 第15页 |
| ·本章小结 | 第15-16页 |
| 第2章 随机数发生器相关技术 | 第16-24页 |
| ·随机数 | 第16-18页 |
| ·随机数概念 | 第16-17页 |
| ·衡量随机序列质量的主要指标 | 第17页 |
| ·随机数发生器 | 第17-18页 |
| ·伪随机数发生器 | 第18-19页 |
| ·伪随机序列 | 第18页 |
| ·伪随机数产生方法 | 第18-19页 |
| ·真随机数发生器 | 第19-23页 |
| ·真随机数序列 | 第20页 |
| ·真随机数产生方法 | 第20-22页 |
| ·噪声源 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第3章 真随机数 IP 核设计 | 第24-38页 |
| ·IP 核相关技术 | 第24-26页 |
| ·IP 核概念及分类 | 第24-25页 |
| ·FPGA 和 SOPC 技术 | 第25-26页 |
| ·RO-TRNG 软核设计 | 第26-29页 |
| ·振荡环电路设计 | 第27页 |
| ·采样电路设计 | 第27-28页 |
| ·随机序列测试 | 第28-29页 |
| ·PLL-TRNG 软核设计 | 第29-31页 |
| ·PLL 电路设计 | 第29-30页 |
| ·采样电路设计 | 第30页 |
| ·随机序列测试 | 第30-31页 |
| ·数据后处理 | 第31-34页 |
| ·数字后处理一般方法 | 第31-32页 |
| ·后处理方法设计 | 第32-34页 |
| ·IP 核设计 | 第34-36页 |
| ·本章小结 | 第36-38页 |
| 第4章 测试与分析 | 第38-43页 |
| ·随机序列的测试标准 | 第38-40页 |
| ·测试方法的理论基础 | 第38-39页 |
| ·随机数的检测方法 | 第39-40页 |
| ·测试结果与分析 | 第40-41页 |
| ·检测分析 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第5章 真随机数 IP 核应用 | 第43-48页 |
| ·会话密钥模块设计 | 第43-45页 |
| ·会话密钥 | 第43页 |
| ·会话密钥的生成 | 第43-45页 |
| ·RSA 密钥池设计 | 第45-47页 |
| ·RSA 密钥 | 第45-46页 |
| ·RSA 密钥的生成 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 结论 | 第48-50页 |
| 参考文献 | 第50-52页 |
| 攻读硕士学位期间发表的学术论文 | 第52-54页 |
| 致谢 | 第54-55页 |
| 详细摘要 | 第55-59页 |
