基于数字DLL时钟发生器的设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究背景 | 第7-8页 |
| ·基于时钟发生器的研究现状与意义 | 第8-10页 |
| ·论文结构 | 第10-13页 |
| 第二章 锁相环概述 | 第13-23页 |
| ·锁相环 | 第13-18页 |
| ·延迟锁相技术 | 第18-19页 |
| ·全数字 DLL | 第19-23页 |
| ·数控延迟线 | 第20-21页 |
| ·移相器 | 第21-22页 |
| ·数据选择器 | 第22页 |
| ·鉴相器 | 第22页 |
| ·状态控制器 | 第22-23页 |
| 第三章 时钟发生器的基本概述 | 第23-33页 |
| ·开环 DLL 与闭环 DLL | 第23-24页 |
| ·锁定范围与错误锁定问题 | 第24-25页 |
| ·可变逐次渐进寄存器(VSAR)算法 | 第25-28页 |
| ·锁相环检测电路 | 第28-29页 |
| ·倍频原理 | 第29-30页 |
| ·数字移项 | 第30-33页 |
| 第四章 基于 DLL 的时钟发生器电路模块设计 | 第33-51页 |
| ·数控延迟线 | 第34-37页 |
| ·格子延迟单元与格子延迟线 | 第35-36页 |
| ·二进制码-温度码译码器 | 第36-37页 |
| ·精调延迟单元单元(FDU) | 第37页 |
| ·VSAR 控制器 | 第37-43页 |
| ·传统 SAR 单元 | 第37-40页 |
| ·可变 SAR 单元 | 第40-41页 |
| ·失锁判定电路(FJC) | 第41-42页 |
| ·时间控制 | 第42-43页 |
| ·分频器 | 第43-45页 |
| ·锁存器 | 第45-46页 |
| ·边沿合成器 | 第46-47页 |
| ·三态数字鉴相器(TSDPD) | 第47-51页 |
| 第五章 时钟发生器的仿真 | 第51-55页 |
| ·VSAR 算法的 MATLAB 仿真 | 第51页 |
| ·Modelsim 下的模块仿真 | 第51-54页 |
| ·时钟发生器在 Cadance 下的仿真 | 第54-55页 |
| 第六章 总结与展望 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-62页 |
