| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 论文背景 | 第8-9页 |
| 1.1.1 论文来源 | 第8页 |
| 1.1.2 论文背景 | 第8页 |
| 1.1.3 国内外发展现状 | 第8-9页 |
| 1.1.4 论文目标与意义 | 第9页 |
| 1.2 论文研究内容 | 第9-10页 |
| 1.2.1 CPPLL系统指标介绍 | 第9-10页 |
| 1.2.2 工艺选择 | 第10页 |
| 1.3 论文组织结构安排 | 第10-11页 |
| 第二章 电荷泵锁相环频率综合器 | 第11-28页 |
| 2.1 基本锁相环 | 第11-14页 |
| 2.1.1 简单的锁相环 | 第11-12页 |
| 2.1.2 普通型锁相环 | 第12页 |
| 2.1.3 数模混合类锁相环 | 第12-14页 |
| 2.2 电荷泵锁相环 | 第14-16页 |
| 2.2.1 电荷泵锁相环基本理论 | 第14-15页 |
| 2.2.2 电荷泵锁相环线性模型 | 第15-16页 |
| 2.3 PFD和CP的理论知识 | 第16-27页 |
| 2.3.1 鉴频鉴相器(PFD)工作原理 | 第16-17页 |
| 2.3.2 鉴频鉴相器(PFD)的基本特性 | 第17-18页 |
| 2.3.3 鉴频鉴相器(PFD)的结构分类 | 第18-21页 |
| 2.3.4 电荷泵工作原理 | 第21-23页 |
| 2.3.5 电荷泵的结构分类 | 第23-27页 |
| 2.3.5.1 单端型电荷泵 | 第23-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 鉴频鉴相器与电荷泵电路的设计 | 第28-54页 |
| 3.1 鉴频鉴相器电路设计 | 第28-38页 |
| 3.1.1 鉴频鉴相器设计考虑 | 第28-29页 |
| 3.1.2 鉴频鉴相器的性能指标与设计难点 | 第29-32页 |
| 3.1.2.1 鉴频鉴相器的性能指标 | 第29-30页 |
| 3.1.2.2 鉴频鉴相器的设计难点 | 第30-32页 |
| 3.1.3 论文中PFD的设计 | 第32-35页 |
| 3.1.3.1 D触发器工作原理分析 | 第32-33页 |
| 3.1.3.2 其它门级电路的设计及优化 | 第33-35页 |
| 3.1.4 鉴频鉴相器前仿真验证 | 第35-38页 |
| 3.2 电荷泵电路设计 | 第38-48页 |
| 3.2.1 电荷泵设计考虑 | 第38-42页 |
| 3.2.2 基于误差放大器结构的电荷泵电路设计 | 第42-48页 |
| 3.2.2.1 电流镜的设计 | 第42-45页 |
| 3.2.2.2 电荷泵开关设计 | 第45页 |
| 3.2.2.3 误差运放结构的设计 | 第45-48页 |
| 3.2.3 电荷泵前仿真验证 | 第48页 |
| 3.3 鉴频鉴相器与电荷泵结合前仿 | 第48-50页 |
| 3.4 锁定检测电路的设计 | 第50-51页 |
| 3.5 前仿结果与设计指标对照 | 第51-53页 |
| 3.5.1 PFD前仿真结果与设计指标对照结果 | 第51-52页 |
| 3.5.2 CP前仿真结果与设计指标对照结果 | 第52-53页 |
| 3.6 本章小结 | 第53-54页 |
| 第四章 鉴频鉴相器及电荷泵的版图设计及后仿真 | 第54-68页 |
| 4.1 版图设计应该注意的问题 | 第54-58页 |
| 4.1.1 匹配问题 | 第54-56页 |
| 4.1.2 噪声问题 | 第56页 |
| 4.1.3 寄生参数问题 | 第56-58页 |
| 4.1.3.1 寄生电容 | 第57-58页 |
| 4.1.3.2 寄生电阻 | 第58页 |
| 4.1.3.3 寄生电感 | 第58页 |
| 4.2 电路中各个版图的实现 | 第58-62页 |
| 4.2.1 鉴频鉴相器的版图设计 | 第58-59页 |
| 4.2.2 电荷泵的版图设计 | 第59-62页 |
| 4.3 PFD/CP后仿真结果及性能指标分析 | 第62-65页 |
| 4.3.1 PFD后仿真结果 | 第62-63页 |
| 4.3.2 CP后仿真结果 | 第63-64页 |
| 4.3.3 PFD/CP联合后仿真结果 | 第64-65页 |
| 4.4 后仿真和前仿真及设计指标对照表 | 第65-67页 |
| 4.4.1 PFD后仿真和前仿真与设计指标对照结果 | 第65-66页 |
| 4.4.2 CP后仿真和前仿真与设计指标对照结果 | 第66-67页 |
| 4.5 本章小结 | 第67-68页 |
| 第五章 芯片测试与验证 | 第68-76页 |
| 5.0 芯片测试环境 | 第69-70页 |
| 5.1 Cistaview测试程序界面 | 第70页 |
| 5.2 芯片测试项目 | 第70-72页 |
| 5.2.1 电流测试 | 第70-71页 |
| 5.2.2 PLL时钟测试 | 第71-72页 |
| 5.3 PFD和CP测试结果与其它仿真结果、设计指标对照表 | 第72-75页 |
| 5.3.1 PFD测试结果对照表 | 第72-74页 |
| 5.3.2 CP测试结果对照表 | 第74-75页 |
| 5.4 芯片流片图 | 第75页 |
| 5.5 测试小结 | 第75-76页 |
| 第六章 总结与展望 | 第76-78页 |
| 6.1 总结 | 第76-77页 |
| 6.2 展望 | 第77-78页 |
| 参考文献 | 第78-81页 |
| 致谢 | 第81页 |