当前位置：
首页
--
工业技术
--
无线电电子学、电信技术
--
通信
--
通信理论
--
相位锁定、锁相技术
应用于SoC的全数字锁相环设计
基于FPGA的数字锁相检测系统
应用于无线通信的全数字锁相环技术
高性能电荷泵锁相环的设计与实现
L波段超小型低相噪锁相频率源
全数字锁相环中的时间数字转换器研究与设计
应用于全数字锁相环中的时间数字转换器和计数器的研究与设计
应用动态器件匹配与低功耗鉴相技术的全数字相位跟踪锁定机制
用于CMOS图像传感器内时钟发生器的锁相环设计
通用串行总线设备的锁相环设计研究
基于自适应比例积分控制的全数字锁相环的研究与设计
一种基于锁相环与延迟锁相环混合结构的时钟数据恢复电路设计
应用于6.25Gbps SerDes中电荷泵锁相环的设计与实现
低噪声宽频率输出抗SET锁相环设计与实现
宽频域自动变模控制的全数字锁相环的研究
应用于DSP时钟系统的电荷泵锁相环设计
应用于串行通信设备的低噪声电荷泵锁相环的研究
快速锁定电荷泵锁相环研究与设计
GHz低抖动快速锁定锁相环电路技术研究
10GHz SerDes扩频锁相环关键技术研究
法—珀干涉微位移测量快速换模锁相技术研究
高速PLL的研究与设计
超低功耗锁相环的研究与设计
电网失真条件下的单相锁相环设计
基于时间平均频率直接周期合成数控振荡器的全数字锁相环设计与实现
三相软件锁相环在SAPF中的应用研究
基于IRIG-B码解调技术的时间同步系统研究与设计
基于延迟锁定环的TDC的设计
一种应用于TDC的低抖动延迟锁相环电路设计
基于0.18μmCMOS工艺低功耗电荷泵锁相环电路设计
快速锁定低抖动电荷泵锁相环的研究与设计
一种应用于TDC的宽带自适应锁相环电路设计
面向综合的数控振荡器与全数字锁相环研究与设计
基于55nm的超高速全数字锁相环电路设计
基于取样锁相与数字锁相技术锁相环的研究与实现
基于MCML的全数字锁相环的设计
倍频延迟锁定环的研究与设计
应用于USB2.0时钟数据恢复的锁相环设计
一种用于HDMI发送端接口的电荷泵锁相环设计
低抖动锁相环设计及应用
用于USB2.0中高稳定性480MHz锁相环的分析与设计
应用于时钟产生的低功耗电荷泵锁相环研究和设计
自偏置锁相环的设计与实现
锁相环的综合设计
基于时间数字转换器的全数字锁相环设计
低功耗双模小数分频锁相环的研究与设计
面向GPS/北斗/TD-LTE-A的多模可重构PLL研究
一种通信用低噪声电荷泵锁相环的研究与设计
基于自偏置技术的锁相环设计与研究
基于TDC的全数字锁相环研究与设计
上一页
[1]
[2]
[3]
[4]
[5]
下一页
