当前位置：
首页
--
工业技术
--
无线电电子学、电信技术
--
微电子学、集成电路（IC）
--
大规模集成电路、超大规模集成电路
VLSI测试系统 直流参数测量子系统的实现
基于FPGA的8051IP核的设计与验证研究
信息隐藏IP核设计与应用研究
基于LEON2的精简SOC设计及其仿真测试
IP集成方案研究与DFI-AXI总线桥的设计
驾驶员眼状态识别系统的SoC设计研究
基于显微视觉导向的光掩模特征尺寸的精密测量与研究
基于ARM9的SOC系统设计与验证
基于IP核测试的测试生成研究与仿真设计
SOC可测性结构的研究与实现
SOC测试访问机制与测试调度的研究与设计
自适应声学回声抑制算法研究及其VLSI芯片设计
SoC低功耗测试技术和温度意识测试规划研究
基于相关性的SoC软硬件划分技术研究
基于NoC的分布式多核系统编程模型实现
基于M5的片上多核系统平台的设计与实现
语音SoC芯片数字后端低功耗研究
带约束的VLSI布图规划算法的研究
基于多目标微型遗传算法的NoC映射研究
基于空间特性优化的映射布局算法研究
VLSI布图规划/布局若干算法研究
CORDIC的IP核生成平台的设计与实现
片上网络布局算法的研究与实现
片上路由器及其可靠性的研究与容错设计
模型驱动的SoC设计关键技术研究
PRSoC三层服务架构及其URAP协议研究
片上网络低功耗设计研究
面向SoC的IP核及嵌入式处理器功能验证方法研究
SoC设计优化的域特定语言方法和建模
片上网络演算模型及性能分析
多处理器SoC应用映射关键技术研究
利用纳米压印技术构筑图案化微纳结构
基于虫洞路由的环形片上网络架构研究
大规模数字集成电路中的验证技术及其应用
多种片上网络拓扑结构性能评估
嵌入式可重构媒体处理SoC的集成开发环境研究及应用
面向多核片上网络存取控制单元的设计与实现
基于广义Petersen图的片上互连网络研究
高性能片上调试编程器的研究
保证QoS的片上网络动态路径分配算法研究
高性能低功耗片上网络设计中的功耗与延时模型研究
基于编码的片上网络数据传输可靠性研究与设计
低功耗可配置的片上网络路由单元设计与实现
面向动态可重构片上系统的过程级软硬件划分方法研究
可重构片上系统过程级软硬件协同设计编程模型研究
可重构片上系统配置数据压缩算法研究
面向可重构片上系统的通信研究
基于总线调度与缓冲器添加的SOC测试方法研究
基于CircularScan结构的低费用测试方法研究
3.125Gbps高速串行RapidIO数据发送器设计
上一页
[20]
[21]
[22]
[23]
[24]
下一页
