SOC测试访问机制与测试调度的研究与设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-15页 |
| ·课题来源及研究的目的与意义 | 第10-12页 |
| ·目前国内外研究现状 | 第12-14页 |
| ·课题研究的主要内容 | 第14-15页 |
| 第2章 系统芯片SOC 测试结构 | 第15-30页 |
| ·引言 | 第15页 |
| ·系统芯片的关键技术 | 第15-17页 |
| ·设计复用 | 第15-16页 |
| ·可测性设计 | 第16页 |
| ·软硬件协同设计 | 第16-17页 |
| ·总线构架 | 第17页 |
| ·SOC 测试问题划分 | 第17-29页 |
| ·内核测试外壳 | 第18-20页 |
| ·测试访问机制 | 第20-25页 |
| ·测试调度 | 第25-29页 |
| ·本章小结 | 第29-30页 |
| 第3章 多核SOC 芯片的测试访问机制 | 第30-40页 |
| ·引言 | 第30页 |
| ·内核级的测试访问机制 | 第30-32页 |
| ·内核级的测试访问原理 | 第31页 |
| ·内核级的测试访问结构 | 第31-32页 |
| ·多核SOC 系统级的测试访问 | 第32-39页 |
| ·多核SOC 的测试访问 | 第33-34页 |
| ·多核SOC 的测试访问结构 | 第34-36页 |
| ·测试访问指令 | 第36-39页 |
| ·本章小结 | 第39-40页 |
| 第4章 多核SOC 芯片的测试调度 | 第40-52页 |
| ·引言 | 第40页 |
| ·测试调度问题 | 第40-42页 |
| ·测试资源 | 第40-41页 |
| ·测试约束条件 | 第41-42页 |
| ·基于遗传算法优化的神经网络模型 | 第42-51页 |
| ·优化原理 | 第43页 |
| ·测试调度问题的抽象 | 第43-46页 |
| ·遗传算法优化神经网络的研究 | 第46-48页 |
| ·优化后的神经网络SOC 测试调度 | 第48-51页 |
| ·本章小结 | 第51-52页 |
| 第5章 多核SOC 通用模型的设计及验证 | 第52-57页 |
| ·引言 | 第52页 |
| ·多核SOC 级测试平台 | 第52-55页 |
| ·测试仿真设计 | 第52-54页 |
| ·测试开发环境 | 第54-55页 |
| ·实验结果分析 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 结论 | 第57-59页 |
| 参考文献 | 第59-63页 |
| 攻读学位期间发表的学术论文 | 第63-64页 |
| 致谢 | 第64页 |
