高性能片上调试编程器的研究
| 致谢 | 第1-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7-8页 |
| 目录 | 第8-10页 |
| 1 绪论 | 第10-18页 |
| ·论文研究的背景及立题意义 | 第10-12页 |
| ·研究现状及发展趋势 | 第12-16页 |
| ·论文的研究内容、拟解决的关键问题及创新点 | 第16-18页 |
| ·论文的研究内容 | 第16页 |
| ·拟解决的关键问题 | 第16-17页 |
| ·创新点 | 第17-18页 |
| 2 基于JTAG标准的片上调试技术原理 | 第18-35页 |
| ·JTAG标准的背景和原理 | 第18-20页 |
| ·JTAG接口控制器 | 第20-27页 |
| ·测试访问端口及控制器 | 第21-25页 |
| ·指令寄存器 | 第25-26页 |
| ·数据寄存器 | 第26-27页 |
| ·CK510的片上调试技术 | 第27-35页 |
| ·HAD的功能介绍 | 第27-29页 |
| ·HAD的控制逻辑 | 第29-31页 |
| ·断点逻辑和追踪逻辑 | 第31-32页 |
| ·流水线信息和回写总线寄存器 | 第32-34页 |
| ·调试环境下的控制操作 | 第34-35页 |
| 3 高性能片上调试编程器的设计原理 | 第35-45页 |
| ·Flash编程过程分析 | 第35-41页 |
| ·快速编程原理 | 第41-44页 |
| ·可重构编程思想 | 第44-45页 |
| 4 高性能片上调试编程器的硬件实现 | 第45-55页 |
| ·总体设计框架 | 第45-46页 |
| ·寄存器定义 | 第46-49页 |
| ·外部TAP接口模块 | 第49-50页 |
| ·FIFO功能模块 | 第50-51页 |
| ·全局控制逻辑单元 | 第51-53页 |
| ·同步逻辑单元 | 第53-55页 |
| 5 测试验证及性能评估 | 第55-67页 |
| ·测试平台 | 第55-56页 |
| ·测试激励产生 | 第56-59页 |
| ·测试响应检测 | 第59-63页 |
| ·性能评估 | 第63-67页 |
| 6 结束语 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 作者简介 | 第71页 |
| 攻读硕士学位期间发表的论文 | 第71页 |
