SOC可测性结构的研究与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·课题的来源及研究的目的和意义 | 第10-11页 |
| ·国内外研究现状 | 第11-14页 |
| ·课题研究的主要内容 | 第14-16页 |
| 第2章 SOC 测试的相关理论 | 第16-28页 |
| ·引言 | 第16页 |
| ·ITC’02 测试基准电路 | 第16-19页 |
| ·ITC' 0 2 基准电路的描述格式 | 第17-18页 |
| ·SOC 设计的层次性 | 第18-19页 |
| ·可测性设计方法和技术 | 第19-25页 |
| ·可测性概念 | 第19-20页 |
| ·基于扫描的可测性设计技术 | 第20-25页 |
| ·芯核测试标准IEEE std 1500 | 第25-27页 |
| ·IEEE std 1500 基本框架 | 第25页 |
| ·IEEEstd1500 可扩展的硬件结构 | 第25-26页 |
| ·IEEEstd1500 的软件结构 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 SOC 可测性结构的软/硬划分 | 第28-37页 |
| ·引言 | 第28页 |
| ·SOC 测试体系结构 | 第28-32页 |
| ·测试外壳 | 第28-31页 |
| ·测试访问机制TAM | 第31页 |
| ·测试调度 | 第31-32页 |
| ·测试规范 | 第32-33页 |
| ·SOC 测试的软硬件划分 | 第33-36页 |
| ·本章小结 | 第36-37页 |
| 第4章 内核测试壳及测试访问机制的协同优化 | 第37-45页 |
| ·引言 | 第37页 |
| ·TAM 优化 | 第37-40页 |
| ·基本定义 | 第37页 |
| ·优化方案 | 第37-40页 |
| ·测试外壳设计的优化 | 第40-42页 |
| ·测试调度方法 | 第42-44页 |
| ·本章小结 | 第44-45页 |
| 第5章 软硬件协同设计与实现 | 第45-62页 |
| ·引言 | 第45页 |
| ·TAM 划分 | 第45-47页 |
| ·IEEE std1500 内核测试壳设计 | 第47-58页 |
| ·边界寄存器 | 第47-50页 |
| ·指令寄存器 | 第50-54页 |
| ·旁路寄存器 | 第54-56页 |
| ·测试壳的加装 | 第56-58页 |
| ·测试控制器设计 | 第58-60页 |
| ·实验结果 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 结论 | 第62-63页 |
| 参考文献 | 第63-68页 |
| 攻读硕士期间发表的论文 | 第68-69页 |
| 致谢 | 第69页 |
