语音SoC芯片数字后端低功耗研究
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-13页 |
| ·课题研究背景意义 | 第8-9页 |
| ·国内外相关领域研究进展 | 第9-11页 |
| ·本文主要研究内容和结构安排 | 第11-13页 |
| 第2章 低功耗设计方法与功耗估计 | 第13-25页 |
| ·CMOS电路功耗来源 | 第13-15页 |
| ·动态功耗 | 第13-14页 |
| ·静态功耗 | 第14-15页 |
| ·存储器功耗 | 第15页 |
| ·低功耗设计方法 | 第15-20页 |
| ·门级低功耗技术 | 第15-16页 |
| ·电路级低功耗技术 | 第16-17页 |
| ·体系结构级低功耗技术 | 第17-18页 |
| ·寄存器传输级低功耗技术 | 第18-19页 |
| ·版图级低功耗技术 | 第19-20页 |
| ·功耗估计分析 | 第20-24页 |
| ·功耗估计静态分析方法 | 第21-22页 |
| ·动态估计中RTL功耗分析 | 第22-23页 |
| ·动态估计中门级功耗分析 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 语音SoC芯片综合流程低功耗设计 | 第25-43页 |
| ·语音芯片结构及综合流程介绍 | 第25-27页 |
| ·语音芯片结构介绍 | 第25-26页 |
| ·后端综合流程 | 第26-27页 |
| ·工艺库信息及工艺映射 | 第27-31页 |
| ·库文件相关功耗信息 | 第27-30页 |
| ·低功耗设计中的工艺映射 | 第30-31页 |
| ·综合流程低功耗设计 | 第31-38页 |
| ·门控时钟插入 | 第31-32页 |
| ·操作数隔离设计 | 第32-33页 |
| ·存储器分块访问 | 第33-35页 |
| ·设计结果分析 | 第35-38页 |
| ·低功耗可测性设计 | 第38-42页 |
| ·概念介绍 | 第38页 |
| ·扫描测试的故障模型及工作原理 | 第38-39页 |
| ·低功耗扫描测试执行 | 第39-42页 |
| ·本章小结 | 第42-43页 |
| 第4章 语音SoC芯片低功耗物理设计 | 第43-52页 |
| ·低功耗物理设计流程概述 | 第43-44页 |
| ·设计规划阶段低功耗设计 | 第44-46页 |
| ·布图规划 | 第44-45页 |
| ·电源规划 | 第45-46页 |
| ·多电源电压设计 | 第46-48页 |
| ·多电源电压 | 第46页 |
| ·特殊单元模块 | 第46-47页 |
| ·多电源电压版图设计 | 第47-48页 |
| ·低功耗时钟树综合 | 第48-50页 |
| ·时钟树综合 | 第48页 |
| ·时钟树综合设置 | 第48-49页 |
| ·CTS结果分析及优化 | 第49-50页 |
| ·设计功耗结果分析 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 结论 | 第52-53页 |
| 参考文献 | 第53-57页 |
| 攻读学位期间发表的学术论文 | 第57-59页 |
| 致谢 | 第59页 |
