面向综合的数控振荡器与全数字锁相环研究与设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-14页 |
| 缩略语对照表 | 第14-17页 |
| 第一章 绪论 | 第17-23页 |
| 1.1 课题背景与意义 | 第17-20页 |
| 1.2 论文主要内容与创新点 | 第20-21页 |
| 1.3 论文组织结构 | 第21-23页 |
| 第二章 全数字锁相环原理与环路设计 | 第23-39页 |
| 2.1 全数字锁相环环路架构 | 第23-29页 |
| 2.1.1 全数字锁相环与模拟锁相环的区别 | 第23-24页 |
| 2.1.2 全数字锁相环结构设计 | 第24-26页 |
| 2.1.3 环路相位域工作原理 | 第26-29页 |
| 2.2 全数字锁相环线性模型 | 第29-32页 |
| 2.2.1 Ⅰ型一阶全数字锁相环 | 第29-31页 |
| 2.2.2 Ⅱ型全数字锁相环 | 第31-32页 |
| 2.3 ADPLL环路噪声分析 | 第32-38页 |
| 2.3.1 DCO量化噪声 | 第33-36页 |
| 2.3.2 环路噪声源 | 第36-38页 |
| 2.4 本章小结 | 第38-39页 |
| 第三章 面向综合的数控振荡器电路分析与设计 | 第39-53页 |
| 3.1 数控振荡器原理 | 第39-40页 |
| 3.1.1 振荡环路机理 | 第39页 |
| 3.1.2 常用数控振荡器 | 第39-40页 |
| 3.2 面向综合的数控振荡器设计 | 第40-46页 |
| 3.2.1 DCO振荡机理 | 第40-42页 |
| 3.2.2 面向综合的DCO电路设计 | 第42-46页 |
| 3.3 Sigma-Delta调制器设计 | 第46-51页 |
| 3.3.1 一阶 ΣΔ 调制电路 | 第46-48页 |
| 3.3.2 高阶 ΣΔ 调制电路设计 | 第48-51页 |
| 3.4 本章小结 | 第51-53页 |
| 第四章 ADPLL环路设计与优化 | 第53-67页 |
| 4.1 ADPLL环路关键模块设计 | 第53-59页 |
| 4.1.1 全局时钟重定时 | 第53-54页 |
| 4.1.2 时间数字转换器 | 第54-57页 |
| 4.1.3 相位累加器 | 第57-59页 |
| 4.2 环路滤波器设计与优化 | 第59-63页 |
| 4.2.1 数字环路控制器设计 | 第59-61页 |
| 4.2.2 改进型环路滤波器 | 第61-63页 |
| 4.3 环路快速锁定频率检测控制器 | 第63-65页 |
| 4.4 本章小结 | 第65-67页 |
| 第五章 全数字锁相环环路仿真 | 第67-79页 |
| 5.1 可综合DCO电路仿真验证 | 第67-70页 |
| 5.2 环路性能仿真分析 | 第70-76页 |
| 5.3 面向综合的ADPLL环路性能对比 | 第76-77页 |
| 5.4 本章小结 | 第77-79页 |
| 第六章 总结与展望 | 第79-81页 |
| 6.1 论文总结 | 第79-80页 |
| 6.2 工作展望 | 第80-81页 |
| 参考文献 | 第81-87页 |
| 致谢 | 第87-89页 |
| 作者简介 | 第89-90页 |
