一种应用于TDC的低抖动延迟锁相环电路设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-17页 |
| 1.1 研究背景与意义 | 第9-10页 |
| 1.2 国内外研究现状与发展趋势 | 第10-13页 |
| 1.2.1 国内外研究现状 | 第10-13页 |
| 1.2.2 发展趋势 | 第13页 |
| 1.3 研究内容与设计指标 | 第13-15页 |
| 1.3.1 研究内容 | 第13-14页 |
| 1.3.2 设计指标 | 第14-15页 |
| 1.4 本文组织结构 | 第15-17页 |
| 第二章 DLL小信号与噪声模型 | 第17-31页 |
| 2.1 DLL小信号传输模型 | 第17-20页 |
| 2.1.1 DLL系统架构 | 第17-18页 |
| 2.1.2 DLL小信号传输模型 | 第18-20页 |
| 2.2 DLL相位噪声与抖动传输模型 | 第20-27页 |
| 2.2.1 时钟相位噪声与抖动表征 | 第20-22页 |
| 2.2.2 DLL系统噪声源 | 第22-26页 |
| 2.2.3 DLL系统噪声线性传递模型 | 第26-27页 |
| 2.3 传统DLL的局限性 | 第27-29页 |
| 2.4 本章小结 | 第29-31页 |
| 第三章 DLL系统与电路设计 | 第31-53页 |
| 3.1 低抖动DLL系统设计 | 第31-33页 |
| 3.1.1 低抖动DLL系统架构设计 | 第31-32页 |
| 3.1.2 DLL关键指标参数设计 | 第32-33页 |
| 3.2 启动控制电路设计 | 第33-34页 |
| 3.3 双边沿鉴相器设计 | 第34-39页 |
| 3.3.1 传统PD的局限性 | 第34-38页 |
| 3.3.2 改进的DET PD电路设计 | 第38-39页 |
| 3.4 差分型电荷泵设计 | 第39-43页 |
| 3.5 差分型压控延迟线设计 | 第43-46页 |
| 3.5.1 压控延迟单元设计 | 第43-45页 |
| 3.5.2 压控延迟线仿真 | 第45-46页 |
| 3.6 其它模块电路设计 | 第46-47页 |
| 3.6.1 单端转双端电路设计 | 第46-47页 |
| 3.6.2 双端转单端电路设计 | 第47页 |
| 3.7 系统仿真验证 | 第47-50页 |
| 3.8 本章小结 | 第50-53页 |
| 第四章 DLL系统版图设计与后仿验证 | 第53-63页 |
| 4.1 DLL电路版图设计 | 第53-57页 |
| 4.1.1 模块版图设计 | 第53-55页 |
| 4.1.2 整体版图布局 | 第55-57页 |
| 4.2 DLL电路后仿验证 | 第57-61页 |
| 4.2.1 DLL各模块后仿验证 | 第57-59页 |
| 4.2.2 DLL系统后仿验证 | 第59-61页 |
| 4.3 本章小结 | 第61-63页 |
| 第五章 测试结果与分析 | 第63-79页 |
| 5.1 测试环境与平台 | 第63-65页 |
| 5.2 DLL功能测试验证 | 第65-69页 |
| 5.2.1 激励信号驱动 | 第65-66页 |
| 5.2.2 频率锁定范围测试 | 第66-69页 |
| 5.3 DLL关键参数测试结果 | 第69-76页 |
| 5.3.1 输出静态相差及占空比 | 第69-70页 |
| 5.3.2 输出时钟分相测试 | 第70-74页 |
| 5.3.3 输出时钟抖动测试 | 第74-76页 |
| 5.4 性能对比与结果分析 | 第76-77页 |
| 5.5 本章小结 | 第77-79页 |
| 第六章 总结与展望 | 第79-81页 |
| 6.1 总结 | 第79-80页 |
| 6.2 展望 | 第80-81页 |
| 参考文献 | 第81-85页 |
| 致谢 | 第85-87页 |
| 攻读硕士学位期间发表的成果 | 第87页 |
