L波段超小型低相噪锁相频率源
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 频率源概述 | 第10页 |
| 1.2 锁相频率源的应用及其发展概述 | 第10-14页 |
| 1.3 锁相频率源的主要性能指标 | 第14页 |
| 1.4 项目主要技术指标及应用背景 | 第14-15页 |
| 1.5 本论文的主要研究内容及结构 | 第15-16页 |
| 第二章 锁相环(PLL)工作原理 | 第16-31页 |
| 2.1 锁相环电路(PLL)基本工作原理和组成 | 第16-22页 |
| 2.1.1 锁相环(PLL)基本工作原理 | 第16页 |
| 2.1.2 锁相环路的组成 | 第16-22页 |
| 2.2 PLL工作过程原理分析 | 第22-27页 |
| 2.2.1 锁定 | 第22页 |
| 2.2.2 失锁 | 第22页 |
| 2.2.3 跟踪过程 | 第22-23页 |
| 2.2.4 锁相环路的线性化相位模型 | 第23页 |
| 2.2.5 传输函数 | 第23-24页 |
| 2.2.6 锁相环电路的噪声研究 | 第24-25页 |
| 2.2.7 锁相环的跟踪捕获性能 | 第25-27页 |
| 2.2.8 PLL的稳定性 | 第27页 |
| 2.3 PLL种类与设计原理 | 第27-31页 |
| 2.3.1 整数分频PLL | 第27-28页 |
| 2.3.2 变模分频PLL | 第28-29页 |
| 2.3.3 分数分频PLL | 第29-31页 |
| 第三章 锁相频率源的相位噪声分析 | 第31-39页 |
| 3.1 相位噪声的定义 | 第31-32页 |
| 3.2 单环PLL相位噪声分析 | 第32-39页 |
| 3.2.1 单环PLL相位噪声 | 第32-36页 |
| 3.2.2 PLL电路的低相噪设计 | 第36-39页 |
| 第四章 VCO的工作原理及相位噪声分析 | 第39-48页 |
| 4.1 VCO的基本工作原理 | 第39-43页 |
| 4.1.1 VCO的基本电路结构 | 第39-41页 |
| 4.1.2 VCO的工作原理分析 | 第41-43页 |
| 4.2 VCO的相位噪声分析 | 第43-48页 |
| 第五章 小型化低相噪锁相频率源设计 | 第48-74页 |
| 5.1 锁相源指标与方案设计 | 第48-50页 |
| 5.1.1 锁相源指标 | 第48页 |
| 5.1.2 方案分析设计 | 第48-50页 |
| 5.2 小型化低相噪锁相频率源的方案实施 | 第50-53页 |
| 5.2.1 相位噪声的分析设计 | 第51页 |
| 5.2.2 杂散分析设计 | 第51-52页 |
| 5.2.3 功耗的分析设计 | 第52页 |
| 5.2.4 电源端滤波设计 | 第52-53页 |
| 5.3 元器件的选择与设计 | 第53-69页 |
| 5.3.1 鉴相器的选择 | 第53-56页 |
| 5.3.2 压控振荡器的设计 | 第56-63页 |
| 5.3.3 环路滤波器的选择 | 第63-65页 |
| 5.3.4 小型化工艺选择及设计 | 第65-69页 |
| 5.4 可靠性设计 | 第69-74页 |
| 5.4.1 优化电路设计 | 第69-70页 |
| 5.4.2 热设计及低功耗设计 | 第70-72页 |
| 5.4.3 降额设计 | 第72-73页 |
| 5.4.4 抗静电设计 | 第73页 |
| 5.4.5 工艺可靠性设计 | 第73-74页 |
| 第六章 小型化锁相频率源装配与调试 | 第74-82页 |
| 6.1 电路装配与调试 | 第74-78页 |
| 6.2 产品测试 | 第78-80页 |
| 6.3 结果分析及国内外水平对比 | 第80-82页 |
| 结束语 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-86页 |
