GHz低抖动快速锁定锁相环电路技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-17页 |
| 第一章 绪论 | 第17-23页 |
| 1.1 研究背景 | 第17-18页 |
| 1.2 锁相环发展现状 | 第18-19页 |
| 1.3 课题研究内容 | 第19-20页 |
| 1.4 论文的结构安排 | 第20-23页 |
| 第二章 锁相环电路的工作原理及性能指标 | 第23-39页 |
| 2.1 锁相环的基本工作原理 | 第23-24页 |
| 2.2 电荷泵锁相环各模块分析 | 第24-31页 |
| 2.2.1 鉴频鉴相器 | 第25-26页 |
| 2.2.2 电荷泵 | 第26-27页 |
| 2.2.3 环路滤波器 | 第27-29页 |
| 2.2.4 压控振荡器 | 第29-31页 |
| 2.2.5 分频器 | 第31页 |
| 2.3 锁相环频率合成器的性能指标 | 第31-37页 |
| 2.3.1 相位噪声 | 第31-33页 |
| 2.3.2 时钟抖动 | 第33-35页 |
| 2.3.3 杂散 | 第35-36页 |
| 2.3.4 频率调谐范围 | 第36页 |
| 2.3.5 频率分辨率 | 第36页 |
| 2.3.6 锁定时间 | 第36-37页 |
| 2.4 本章小结 | 第37-39页 |
| 第三章 锁相环频率合成器的系统设计 | 第39-57页 |
| 3.1 锁相环频率合成器的线性模型 | 第39-49页 |
| 3.1.1 三阶锁相环环路分析 | 第40-44页 |
| 3.1.2 四阶锁相环环路分析 | 第44-49页 |
| 3.2 锁相环频率合成器的噪声分析 | 第49-52页 |
| 3.2.1 锁相环相位噪声分析 | 第49-51页 |
| 3.2.2 降低相位噪声的方法 | 第51-52页 |
| 3.3 锁相环频率合成器参数设定及系统建模 | 第52-56页 |
| 3.3.1 系统指标要求及参数设定 | 第52-54页 |
| 3.3.2 系统建模 | 第54-56页 |
| 3.4 本章小结 | 第56-57页 |
| 第四章 锁相环频率合成器的模块设计 | 第57-87页 |
| 4.1 鉴频鉴相器 | 第57-61页 |
| 4.2 电荷泵的设计 | 第61-65页 |
| 4.3 压控振荡器的设计 | 第65-74页 |
| 4.3.1 压控振荡器噪声模型 | 第65-68页 |
| 4.3.2 压控振荡器结构选择 | 第68-70页 |
| 4.3.3 压控振荡器参数值设置 | 第70-72页 |
| 4.3.4 压控振荡器仿真分析 | 第72-74页 |
| 4.4 分频器的设计 | 第74-79页 |
| 4.4.1 8/9 双模预分频器的设计 | 第75-78页 |
| 4.4.2 可编程分频器的设计 | 第78-79页 |
| 4.5 AFC模块设计 | 第79-81页 |
| 4.6 带隙基准源的设计 | 第81-83页 |
| 4.7 锁相环锁定时间及噪声仿真 | 第83-85页 |
| 4.8 本章小结 | 第85-87页 |
| 第五章 锁相环频率合成器的版图设计及仿真分析 | 第87-99页 |
| 5.1 集成电路版图设计技术 | 第87-91页 |
| 5.1.1 版图中的非理想效应 | 第87-88页 |
| 5.1.2 MOS管版图设计及优化方法 | 第88-91页 |
| 5.2 锁相环版图设计 | 第91-94页 |
| 5.3 锁相环频率合成器后仿真及性能分析 | 第94-98页 |
| 5.4 本章小结 | 第98-99页 |
| 第六章 总结与展望 | 第99-101页 |
| 6.1 本文工作的总结 | 第99页 |
| 6.2 未来展望 | 第99-101页 |
| 附录A | 第101-103页 |
| A.1 Matlab噪声拟合程序 | 第101-103页 |
| 参考文献 | 第103-107页 |
| 致谢 | 第107-108页 |
| 作者简介 | 第108-109页 |
