| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 课题研究的背景及意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 本文的主要工作和结构的安排 | 第10-12页 |
| 第二章 锁相环原理 | 第12-24页 |
| 2.1 模拟锁相环（PLL）的基本结构及原理 | 第12-13页 |
| 2.2 基于PI控制的模拟锁相环 | 第13-15页 |
| 2.3 基于PI控制模拟锁相环系统的性能分析 | 第15-17页 |
| 2.4 数字锁相环（DPLL）的基本结构及原理 | 第17-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第三章 基于PI控制的全数字锁相环的研究与设计 | 第24-41页 |
| 3.1 基于PI控制的数字锁相环的系统结构 | 第24-25页 |
| 3.2 数字锁相环的稳定性 | 第25-26页 |
| 3.3 数字锁相环的稳态跟踪误差 | 第26-27页 |
| 3.4 系统控制参数对锁相环性能的影响 | 第27-29页 |
| 3.5 基于PI控制的全数字锁相环的系统结构及原理 | 第29-31页 |
| 3.6 全数字锁相环系统的各模块设计 | 第31-38页 |
| 3.7 基于PI控制的全数字锁相环的整体电路设计与仿真 | 第38-40页 |
| 3.8 本章小结 | 第40-41页 |
| 第四章 基于自适应比例积分控制的全数字锁相环研究与设计 | 第41-53页 |
| 4.1 基于自适应比例积分控制的全数字锁相环的系统结构及原理 | 第41-42页 |
| 4.2 自适应比例积分复合控制规则的分析 | 第42-45页 |
| 4.3 自适应控制器的电路设计 | 第45-49页 |
| 4.4 自适应比例积分控制的全数字锁相环电路设计与分析 | 第49-51页 |
| 4.5 系统硬件测试 | 第51-52页 |
| 4.6 本章小结 | 第52-53页 |
| 第五章 总结与展望 | 第53-54页 |
| 5.1 本文研究工作总结 | 第53页 |
| 5.2 前景展望 | 第53-54页 |
| 参考文献 | 第54-57页 |
| 发表论文及参与科研情况说明 | 第57-58页 |
| 致谢 | 第58页 |
