一种应用于TDC的宽带自适应锁相环电路设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-20页 |
| 1.1 研究背景及意义 | 第8-10页 |
| 1.2 研究现状与发展趋势 | 第10-16页 |
| 1.2.1 阵列TDC多相时钟的研究现状 | 第10-12页 |
| 1.2.2 基于环振的多相时钟的发展趋势 | 第12-16页 |
| 1.3 研究内容与设计指标 | 第16-17页 |
| 1.3.1 研究内容 | 第16-17页 |
| 1.3.2 设计指标 | 第17页 |
| 1.4 论文的组织结构 | 第17-20页 |
| 第二章 多相时钟锁相环数学模型 | 第20-38页 |
| 2.1 应用于TDC的时钟特性分析 | 第20-23页 |
| 2.2 锁相环线性模型 | 第23-30页 |
| 2.2.1 小信号线性模型建立 | 第23-25页 |
| 2.2.2 环路稳定性分析 | 第25-30页 |
| 2.3 锁相环噪声模型 | 第30-36页 |
| 2.4 本章小结 | 第36-38页 |
| 第三章 PLL-TDC系统及关键电路模块设计 | 第38-66页 |
| 3.1 PLL-TDC系统架构设计 | 第38-42页 |
| 3.1.1 PLL-TDC工作原理与时序控制 | 第38-41页 |
| 3.1.2 PLL-TDC性能分析 | 第41-42页 |
| 3.2 宽带自适应PLL电路设计 | 第42-46页 |
| 3.2.1 宽带PLL实现方法 | 第42-45页 |
| 3.2.2 带宽自适应设计 | 第45-46页 |
| 3.3 关键模块电路设计 | 第46-64页 |
| 3.3.1 鉴频鉴相器 | 第46-47页 |
| 3.3.2 可编程电荷泵 | 第47-54页 |
| 3.3.3 宽带压控环形振荡器 | 第54-61页 |
| 3.3.4 可编程分频器 | 第61-64页 |
| 3.4 本章小结 | 第64-66页 |
| 第四章 系统仿真及版图设计 | 第66-78页 |
| 4.1 系统前仿真 | 第66-70页 |
| 4.1.1 PLL时钟系统前仿真验证 | 第66-68页 |
| 4.1.2 PLL-TDC系统前仿真 | 第68-70页 |
| 4.2 版图设计 | 第70-74页 |
| 4.2.1 系统版图布局规划 | 第70-72页 |
| 4.2.2 关键模块电路版图设计 | 第72-74页 |
| 4.3 后仿真验证 | 第74-77页 |
| 4.4 本章小结 | 第77-78页 |
| 第五章 芯片测试及分析 | 第78-92页 |
| 5.1 测试平台及流程 | 第78-81页 |
| 5.2 测试结果及分析 | 第81-88页 |
| 5.2.1 PLL测试结果及分析 | 第81-84页 |
| 5.2.2 TDC测试结果及分析 | 第84-88页 |
| 5.3 性能对比及分析 | 第88-89页 |
| 5.4 本章小结 | 第89-92页 |
| 第六章 总结与展望 | 第92-94页 |
| 6.1 总结 | 第92-93页 |
| 6.2 展望 | 第93-94页 |
| 参考文献 | 第94-96页 |
| 致谢 | 第96-98页 |
| 攻读硕士学位期间发表的论文 | 第98页 |
