| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 1. 绪论 | 第13-21页 |
| 1.1 研究背景 | 第13-14页 |
| 1.2 锁相环基本结构 | 第14页 |
| 1.3 国内外研究现状 | 第14-19页 |
| 1.3.1 抑制谐波的改进措施 | 第16-17页 |
| 1.3.2 抑制直流分量的改进措施 | 第17-18页 |
| 1.3.3 频率自适应的改进措施 | 第18页 |
| 1.3.4 锁相环设计的挑战 | 第18-19页 |
| 1.4 本文的主要研究内容与结构安排 | 第19-21页 |
| 2. 单相SOGI-PLL分析 | 第21-33页 |
| 2.1 单相SRF-PLL原理 | 第21-22页 |
| 2.2 单相SOGI-PLL结构 | 第22-25页 |
| 2.3 单相SOGI-PLL存在的问题 | 第25-32页 |
| 2.3.1 单相SOGI-PLL存在的谐波抑制问题 | 第25-28页 |
| 2.3.2 单相SOGI-PLL存在的直流分量问题 | 第28-32页 |
| 2.3.3 单相SOGI-PLL存在的频率自适应问题 | 第32页 |
| 2.4 本章小结 | 第32-33页 |
| 3. 单相CSOGI-PLL结构设计 | 第33-45页 |
| 3.1 正交信号发生器设计 | 第33-37页 |
| 3.1.1 CSOGI模块 | 第34-35页 |
| 3.1.2 PFD模块 | 第35-36页 |
| 3.1.3 ADJUST模块 | 第36-37页 |
| 3.2 鉴相器设计 | 第37-40页 |
| 3.2.1 CORDIC算法 | 第37-39页 |
| 3.2.2 ADJUST2模块 | 第39-40页 |
| 3.3 环路滤波器设计 | 第40-41页 |
| 3.4 压控振荡器设计 | 第41-43页 |
| 3.4.1 DDS算法 | 第41-43页 |
| 3.4.2 OUT模块 | 第43页 |
| 3.5 本章小结 | 第43-45页 |
| 4. 单相CSOGI-PLL数字化实现 | 第45-56页 |
| 4.1 正交信号发生器 | 第45-47页 |
| 4.1.1 SOGI离散化 | 第45-46页 |
| 4.1.2 SOGI参数设计 | 第46-47页 |
| 4.1.3 FD参数设计 | 第47页 |
| 4.2 鉴相器 | 第47页 |
| 4.3 压控振荡器 | 第47-48页 |
| 4.4 环路滤波器 | 第48-51页 |
| 4.4.1 PI控制器离散化 | 第48-49页 |
| 4.4.2 PI控制器参数设计 | 第49-51页 |
| 4.5 性能分析 | 第51-55页 |
| 4.5.1 动态性能分析 | 第51-53页 |
| 4.5.2 稳态性能分析 | 第53-55页 |
| 4.6 本章小结 | 第55-56页 |
| 5. 实验和结果分析 | 第56-68页 |
| 5.1 动态性能实验及分析 | 第57-62页 |
| 5.1.1 电压下降实验 | 第57-58页 |
| 5.1.2 相位突变实验 | 第58-60页 |
| 5.1.3 频率突变实验 | 第60-61页 |
| 5.1.4 动态性能比较 | 第61-62页 |
| 5.2 稳态性能实验及分析 | 第62-67页 |
| 5.2.1 直流分量实验 | 第62-63页 |
| 5.2.2 谐波实验 | 第63-65页 |
| 5.2.3 混合干扰实验 | 第65-66页 |
| 5.2.4 稳态性能比较 | 第66-67页 |
| 5.3 本章小结 | 第67-68页 |
| 6. 总结与展望 | 第68-70页 |
| 6.1 工作总结 | 第68页 |
| 6.2 未来工作展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 攻读学位期间科研成果 | 第74页 |
