超低功耗锁相环的研究与设计
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 缩略词表 | 第16-17页 |
| 第一章 绪论 | 第17-24页 |
| 1.1 研究背景与意义 | 第17-18页 |
| 1.2 国内外研究现状 | 第18-21页 |
| 1.3 研究内容及安排 | 第21-24页 |
| 1.3.1 研究内容 | 第21-22页 |
| 1.3.2 论文结构 | 第22-24页 |
| 第二章 集成电路的功耗及低功耗技术研究 | 第24-35页 |
| 2.1 功耗分析 | 第24-27页 |
| 2.1.1 动态功耗 | 第24-25页 |
| 2.1.2 静态功耗 | 第25-26页 |
| 2.1.3 短路功耗 | 第26-27页 |
| 2.2 深亚微米工艺下的功耗趋势 | 第27-29页 |
| 2.3 低功耗设计技术 | 第29-34页 |
| 2.3.1 多阈值技术 | 第29-30页 |
| 2.3.2 功率门控技术 | 第30-31页 |
| 2.3.3 动态阈值技术 | 第31-32页 |
| 2.3.4 超低工作电压技术 | 第32-34页 |
| 2.4 本章小结 | 第34-35页 |
| 第三章 锁相环环路理论和功耗分析 | 第35-50页 |
| 3.1 锁相环的基本结构 | 第35-39页 |
| 3.1.1 鉴频鉴相器 | 第36-37页 |
| 3.1.2 电荷泵和环路滤波器 | 第37-39页 |
| 3.1.3 压控振荡器 | 第39页 |
| 3.1.4 分频器模块 | 第39页 |
| 3.2 锁相环环路理论 | 第39-42页 |
| 3.3 环路参数设计与验证 | 第42-44页 |
| 3.4 锁相环的功耗分析 | 第44-46页 |
| 3.4.1 压控振荡器功耗分析 | 第44-45页 |
| 3.4.2 电荷泵功耗分析 | 第45-46页 |
| 3.5 锁相环中的泄漏电流 | 第46-48页 |
| 3.5.1 泄漏电流在锁相环 | 第46-47页 |
| 3.5.2 泄漏电流对锁相环的影响 | 第47-48页 |
| 3.5.3 泄漏电流补偿方法 | 第48页 |
| 3.6 本章小结 | 第48-50页 |
| 第四章 锁相环电路设计与仿真 | 第50-85页 |
| 4.1 锁相环电路的拓扑结构 | 第50-51页 |
| 4.2 分频器电路设计 | 第51-56页 |
| 4.2.1 几种常见分频器 | 第51-54页 |
| 4.2.2 分频器设计 | 第54-56页 |
| 4.3 QVCO电路设计 | 第56-72页 |
| 4.3.1 VCO的技术指标 | 第57页 |
| 4.3.2 VCO设计原理 | 第57-59页 |
| 4.3.3 低功耗设计技术 | 第59-62页 |
| 4.3.4 QVCO设计原理 | 第62页 |
| 4.3.5 QVCO的耦合方式 | 第62-65页 |
| 4.3.6 QVCO设计与仿真 | 第65-72页 |
| 4.4 电荷泵电路设计 | 第72-77页 |
| 4.4.1 电荷泵电路的非理想效应 | 第72-74页 |
| 4.4.2 电荷泵电路的基本结构 | 第74-75页 |
| 4.4.3 电荷泵的设计与仿真 | 第75-77页 |
| 4.5 鉴频鉴相器电路设计 | 第77-80页 |
| 4.5.1 鉴频鉴相器电路结构 | 第78-79页 |
| 4.5.2 鉴频鉴相器的设计与仿真 | 第79-80页 |
| 4.6 环路滤波器设计 | 第80-81页 |
| 4.7 锁相环整体环路的仿真 | 第81-84页 |
| 4.8 本章小结 | 第84-85页 |
| 第五章 锁相环版图设计与后仿 | 第85-91页 |
| 5.1 锁相环的版图设计 | 第85-87页 |
| 5.2 锁相环后仿结果 | 第87-90页 |
| 5.3 本章小结 | 第90-91页 |
| 第六章 总结与展望 | 第91-93页 |
| 致谢 | 第93-94页 |
| 参考文献 | 第94-100页 |
| 攻硕期间取得的研究成果 | 第100-101页 |
