| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 目录 | 第8-11页 |
| 插图与附表清单 | 第11-13页 |
| 1 绪论 | 第13-20页 |
| 1.1 锁相环技术简介 | 第13-15页 |
| 1.1.1 锁相环技术的发展与应用 | 第13-14页 |
| 1.1.2 锁相环技术国内外现状与趋势 | 第14-15页 |
| 1.2 USB设备中锁相环技术国内外研究现状及难点 | 第15-17页 |
| 1.2.1 USB标准简介 | 第16页 |
| 1.2.2 研究现状与难点 | 第16-17页 |
| 1.3 论文的研究意义与创新点 | 第17-18页 |
| 1.3.1 研究意义 | 第17-18页 |
| 1.3.2 创新点 | 第18页 |
| 1.4 论文的主要研究内容与论文结构 | 第18-20页 |
| 2 基本理论及原理 | 第20-29页 |
| 2.1 USB2.0基本理论 | 第20-21页 |
| 2.2 时钟恢复基本原理 | 第21-22页 |
| 2.3 锁相环基本原理 | 第22-29页 |
| 2.3.1 锁相环工作状态 | 第23-24页 |
| 2.3.2 各模块数学模型 | 第24-26页 |
| 2.3.3 锁相环数学模型 | 第26-27页 |
| 2.3.4 锁相环主要参数 | 第27-29页 |
| 3 锁相环模块设计实现 | 第29-41页 |
| 3.1 鉴相器 | 第29-33页 |
| 3.1.1 鉴频鉴相器 | 第29-32页 |
| 3.1.2 边沿鉴相器 | 第32-33页 |
| 3.2 电荷泵 | 第33-35页 |
| 3.3 低通滤波器 | 第35-36页 |
| 3.4 压控振荡器 | 第36-39页 |
| 3.4.1 偏置电路 | 第36-37页 |
| 3.4.2 差分延迟电路 | 第37-38页 |
| 3.4.3 正弦波转方波电路 | 第38-39页 |
| 3.5 分频器 | 第39-41页 |
| 4 USB设备中锁相环总体实现 | 第41-49页 |
| 4.1 系统结构 | 第41-42页 |
| 4.2 时钟信息提取单元 | 第42-43页 |
| 4.3 压控振荡器 | 第43-44页 |
| 4.4 模式切换单元 | 第44-46页 |
| 4.5 低功耗控制模块 | 第46-47页 |
| 4.6 版图实现 | 第47-49页 |
| 5 实验和仿真结果 | 第49-58页 |
| 5.1 主要模块仿真 | 第49-52页 |
| 5.1.1 时钟信息提取单元仿真 | 第49-50页 |
| 5.1.2 鉴频鉴相器电路仿真 | 第50页 |
| 5.1.3 压控振荡器电路 | 第50-52页 |
| 5.2 不同工作情况下的仿真结果 | 第52-58页 |
| 5.2.1 12Mbit/s传输速度时NRZ编码下工作情况 | 第52-53页 |
| 5.2.2 12Mbit/s传输速度时RZ编码下工作情况 | 第53页 |
| 5.2.3 1.5Mbit/s传输速度时RZ编码下工作情况 | 第53-55页 |
| 5.2.4 1.5Mbit/s传输速度时NRZ编码下工作情况 | 第55页 |
| 5.2.5 480Mbit/s传输速度时NRZ编码下工作情况 | 第55-58页 |
| 6 总结与展望 | 第58-60页 |
| 参考文献 | 第60-63页 |
| 作者简介 | 第63-64页 |
| 作者攻读硕士学位期间发表的论文和专利 | 第64页 |
