基于延迟锁定环的TDC的设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 课题背景 | 第9页 |
| 1.2 研究目的和意义 | 第9-10页 |
| 1.3 国内外研究现状及分析 | 第10-12页 |
| 1.4 论文设计目标 | 第12-13页 |
| 1.5 论文的结构安排 | 第13-14页 |
| 第2章 TDC 性能参数及原理结构 | 第14-31页 |
| 2.1 TDC 基本性能指标 | 第14-20页 |
| 2.1.1 静态参数 | 第14-17页 |
| 2.1.2 动态参数 | 第17-20页 |
| 2.2 TDC 分类及结构 | 第20-29页 |
| 2.2.1 模拟 TDC | 第20-21页 |
| 2.2.2 门延迟 TDC | 第21-25页 |
| 2.2.3 子门延迟 TDC | 第25-29页 |
| 2.3 TDC 中的非理想因素及其影响 | 第29-30页 |
| 2.3.1 全局工艺和环境波动 | 第29-30页 |
| 2.3.2 局部工艺波动 | 第30页 |
| 2.4 本章小结 | 第30-31页 |
| 第3章 DLL 的原理及设计 | 第31-47页 |
| 3.1 DLL 的原理 | 第31-32页 |
| 3.2 DLL 的分类 | 第32-33页 |
| 3.3 传统模拟 DLL 存在的问题 | 第33-35页 |
| 3.3.1 谐波锁定和零锁定 | 第34页 |
| 3.3.2 输入频率范围的限制 | 第34-35页 |
| 3.4 带有新型 PFD 的 DLL 设计及仿真 | 第35-46页 |
| 3.4.1 DLL 整体结构 | 第35-36页 |
| 3.4.2 新型 PFD | 第36-40页 |
| 3.4.3 电荷泵 | 第40-43页 |
| 3.4.4 压控延迟链 | 第43-45页 |
| 3.4.5 DLL 仿真 | 第45-46页 |
| 3.5 本章小结 | 第46-47页 |
| 第4章 TDC 电路设计 | 第47-74页 |
| 4.1 TDC 整体结构 | 第47-49页 |
| 4.2 同步计数器 | 第49-52页 |
| 4.2.1 同步计数器原理 | 第49-51页 |
| 4.2.2 电路设计 | 第51-52页 |
| 4.2.3 仿真结果 | 第52页 |
| 4.3 Fine-TDC | 第52-59页 |
| 4.3.1 Fine-TDC 的原理 | 第52-55页 |
| 4.3.2 Fine-TDC 的电路设计及分析 | 第55-58页 |
| 4.3.3 Fine-TDC 的仿真 | 第58-59页 |
| 4.4 相邻信号提取电路 | 第59-62页 |
| 4.4.1 相邻信号提取电路的设计 | 第59-60页 |
| 4.4.2 相邻信号提取电路的仿真 | 第60-62页 |
| 4.5 预处理电路 | 第62-63页 |
| 4.5.1 预处理电路的设计 | 第62页 |
| 4.5.2 预处理电路的仿真 | 第62-63页 |
| 4.6 Dual-DLL | 第63-65页 |
| 4.7 Vernier-TDC | 第65-68页 |
| 4.7.1 Vernier-TDC 的设计 | 第65-66页 |
| 4.7.2 Vernier-TDC 的仿真 | 第66-68页 |
| 4.8 检测和储存电路 | 第68-69页 |
| 4.8.1 检测和储存电路的设计 | 第68页 |
| 4.8.2 检测和储存电路的仿真 | 第68-69页 |
| 4.9 译码 | 第69-70页 |
| 4.10 TDC 仿真结果 | 第70-72页 |
| 4.11 本章小结 | 第72-74页 |
| 结论 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 攻读学位期间发表的学术论文 | 第79-81页 |
| 致谢 | 第81页 |
