手机基带芯片处理器负载计数器的设计与验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景 | 第16页 |
| 1.2 研究现状 | 第16-19页 |
| 1.2.1 英特尔芯片的SpeedStep技术 | 第17页 |
| 1.2.2 基于闭环系统的自适应DVFS技术 | 第17页 |
| 1.2.3 基于同构多核处理器的DVFS技术 | 第17-18页 |
| 1.2.4 Freescale芯片的DVFS技术 | 第18页 |
| 1.2.5 本文改进的基于硬件的DVFS技术 | 第18-19页 |
| 1.3 论文安排 | 第19-20页 |
| 第二章 低功耗设计 | 第20-34页 |
| 2.1 CMOS电路功耗的组成 | 第20-22页 |
| 2.1.1 状态转换功耗 | 第20-21页 |
| 2.1.2 短路功耗 | 第21页 |
| 2.1.3 静态功耗 | 第21-22页 |
| 2.1.4 动态功耗和静态功耗之间的平衡 | 第22页 |
| 2.2 低功耗设计的方法 | 第22-32页 |
| 2.2.1 工艺级的低功耗技术 | 第22-23页 |
| 2.2.2 版图级的低功耗技术 | 第23-24页 |
| 2.2.3 电路级的低功耗技术 | 第24-25页 |
| 2.2.4 门级的低功耗技术 | 第25-26页 |
| 2.2.5 RTL级的低功耗技术 | 第26-29页 |
| 2.2.6 结构级的低功耗技术 | 第29-32页 |
| 2.3 本章总结 | 第32-34页 |
| 第三章 低功耗处理器负载计数器设计 | 第34-48页 |
| 3.1 处理器负载计数器设计中用到的低功耗技术 | 第34-39页 |
| 3.1.1 门控电源技术 | 第34-35页 |
| 3.1.2 门控时钟技术 | 第35-36页 |
| 3.1.3 多电压技术 | 第36-37页 |
| 3.1.4 多频率技术 | 第37-39页 |
| 3.2 处理器负载计数器结构设计 | 第39-41页 |
| 3.3 处理器负载计数器模块设计 | 第41-47页 |
| 3.3.1 有效周期计数模块设计 | 第41-43页 |
| 3.3.2 平均模块 | 第43-44页 |
| 3.3.3 阈值检测模块 | 第44-47页 |
| 3.4 本章总结 | 第47-48页 |
| 第四章 低功耗处理器负载计数器验证 | 第48-70页 |
| 4.1 验证计划 | 第48-49页 |
| 4.2 基于断言的验证 | 第49-55页 |
| 4.2.1 断言的概念 | 第49-50页 |
| 4.2.2 断言用于验证处理器负载计数器 | 第50-55页 |
| 4.3 验证环境和验证平台 | 第55-59页 |
| 4.3.1 验证思路 | 第55页 |
| 4.3.2 验证环境 | 第55-56页 |
| 4.3.3 验证平台 | 第56-59页 |
| 4.4 验证案例和验证结果分析 | 第59-66页 |
| 4.4.1 验证案例 | 第59页 |
| 4.4.2 验证结果分析 | 第59-66页 |
| 4.5 验证指标分析 | 第66-68页 |
| 4.5.1 代码覆盖率分析 | 第66-67页 |
| 4.5.2 后端结果分析 | 第67-68页 |
| 4.6 本章小结 | 第68-70页 |
| 第五章 总结与展望 | 第70-72页 |
| 5.1 总结 | 第70页 |
| 5.2 展望 | 第70-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-76页 |
| 作者简介 | 第76-77页 |
