| 摘要 | 第16-19页 |
| Abstract | 第19-21页 |
| 第一章 绪论 | 第23-45页 |
| 1.1 数字集成电路发展趋势概述 | 第23-27页 |
| 1.2 并行计算概述 | 第27-29页 |
| 1.3 面向并行计算的片上多核处理器 | 第29-34页 |
| 1.3.1 (通用)片上多处理器(CMP) | 第30-31页 |
| 1.3.2 众核通用图形处理器(GPGPU) | 第31-34页 |
| 1.4 3D集成电路技术 | 第34-38页 |
| 1.4.1 2.5D集成电路 | 第34-35页 |
| 1.4.2 3D集成电路 | 第35-37页 |
| 1.4.3 垂直硅通孔技术 | 第37-38页 |
| 1.5 3D片上存储技术 | 第38-41页 |
| 1.5.1 SRAM和DRAM及其微结构 | 第38-39页 |
| 1.5.2 面向3D集成电路的非挥发性存储器 | 第39-41页 |
| 1.6 多核处理器存储子系统 | 第41-42页 |
| 1.7 论文结构及主要研究内容 | 第42-44页 |
| 1.8 课题来源 | 第44-45页 |
| 第二章 3D CMP存储架构研究 | 第45-63页 |
| 引论 | 第45页 |
| 2.1 研究背景及意义 | 第45-47页 |
| 2.1.1 存储墙问题 | 第45页 |
| 2.1.2 3D存储堆叠技术背景 | 第45-47页 |
| 2.2 堆叠高速缓存及主存的3D CMP设计 | 第47-54页 |
| 2.2.1 研究现状 | 第47-49页 |
| 2.2.2 集成多层2级缓存的3D CMP架构 | 第49-52页 |
| 2.2.3 堆叠主存的3D CMP架构探索 | 第52-54页 |
| 2.3 紧密集成SRAM非均匀缓存的3D CMP设计 | 第54-60页 |
| 2.3.1 相关研究工作 | 第54-56页 |
| 2.3.2 面向3D CMP的紧密集成SRAM非均匀缓存架构 | 第56-59页 |
| 2.3.3 实验及结果分析 | 第59-60页 |
| 2.4 本章小结 | 第60-63页 |
| 第三章 面向3D CMP的分布式存储系统及缓存一致性研究 | 第63-95页 |
| 引论 | 第63页 |
| 3.1 面向3D CMP的可扩展分布式主存架构 | 第63-72页 |
| 3.1.1 背景介绍及研究进展 | 第63-64页 |
| 3.1.2 面向3D CMP的分布式存储系统 | 第64-66页 |
| 3.1.3 多处理器核间通信策略 | 第66-69页 |
| 3.1.4 实验及分析 | 第69-72页 |
| 3.2 面向3D CMP的缓存一致性 | 第72-82页 |
| 3.2.1 背景介绍及研究进展 | 第72-74页 |
| 3.2.2 基于微代码的多核片上网络缓存一致性 | 第74-82页 |
| 3.3 面向大规模3D CMP的基于簇的层次化缓存一致性协议 | 第82-92页 |
| 3.4 本章小结 | 第92-95页 |
| 第四章 3D GPGPU存储架构研究 | 第95-127页 |
| 引论 | 第95页 |
| 4.1 3D堆叠主存的GPGPU设计 | 第95-110页 |
| 4.1.1 背景介绍及研究进展 | 第95-98页 |
| 4.1.2 GPGPU应用的访存特性分析 | 第98-100页 |
| 4.1.3 堆叠主存的3D GPGPU设计 | 第100-105页 |
| 4.1.4 实验结果及分析 | 第105-110页 |
| 4.2 面向3D GPGPU的可重构本地存储器设计 | 第110-125页 |
| 4.2.1 背景介绍及相关工作 | 第110-112页 |
| 4.2.2 3D GPGPU本地存储器需求分析 | 第112-114页 |
| 4.2.3 3D GPGPU可重构本地存储器(3D RLM-GPGPU)设计 | 第114-118页 |
| 4.2.4 3D RLM-GPGPU实验结果及分析 | 第118-122页 |
| 4.2.5 Greedy-Lazy混合CTA调度(GLaD)策略 | 第122-124页 |
| 4.2.6 GLaD实验结果及分析 | 第124-125页 |
| 4.3 本章小结 | 第125-127页 |
| 第五章 总结及展望 | 第127-133页 |
| 5.1 总结 | 第127-129页 |
| 5.2 展望 | 第129-133页 |
| 参考文献 | 第133-149页 |
| 攻读博士学位期间发表论文和取得的成果 | 第149-153页 |
| 攻读博士学位期间参加的科研项目 | 第153-155页 |
| 致谢 | 第155-157页 |
