面向DSP的时钟门控技术的优化与设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 论文研究背景及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.3 研究内容和设计指标 | 第13-14页 |
| 1.3.1 研究内容 | 第13页 |
| 1.3.2 技术指标 | 第13-14页 |
| 1.4 论文的结构安排 | 第14-16页 |
| 第二章 DSP的时钟门控技术概述 | 第16-30页 |
| 2.1 时钟门控技术简介 | 第16-22页 |
| 2.1.1 时钟门控类型 | 第16-18页 |
| 2.1.2 基于主流EDA工具的时钟门控技术 | 第18-20页 |
| 2.1.3 时钟门控对时序的影响 | 第20-22页 |
| 2.2 DSP时钟门控效率分析 | 第22-26页 |
| 2.2.1 时钟门控效率概述 | 第22页 |
| 2.2.2 DSP的时钟门控效率的影响因素 | 第22-26页 |
| 2.3 提高时钟门控效率典型方案 | 第26-29页 |
| 2.3.1 软件编程时钟门控技术 | 第26-27页 |
| 2.3.2 流水线确定性时钟门控技术 | 第27-28页 |
| 2.3.3 基于活动性的时钟门控技术 | 第28-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 基于活动相似度的时钟门控优化设计 | 第30-46页 |
| 3.1 基于活动相似度的时钟门控优化方案 | 第30-34页 |
| 3.1.1 DSP综合时钟门控效率分析 | 第30-31页 |
| 3.1.2 异或门自门控的设计 | 第31-33页 |
| 3.1.3 基于活动相似度的时钟门控方案 | 第33-34页 |
| 3.2 时钟门控最优扇出数研究 | 第34-41页 |
| 3.2.1 时钟树模型建立与时钟门控分析 | 第35-36页 |
| 3.2.2 一级门控最优扇出数分析 | 第36-39页 |
| 3.2.3 多级门控最优扇出数分析 | 第39-41页 |
| 3.3 基于活动相似度的触发器分组 | 第41-44页 |
| 3.3.1 触发器相关性表达 | 第41-42页 |
| 3.3.2 加权图的产生 | 第42-43页 |
| 3.3.3 触发器分组算法实现 | 第43-44页 |
| 3.4 本章小结 | 第44-46页 |
| 第四章 基于活动相似度的时钟门控优化实现 | 第46-62页 |
| 4.1 DSP内核相关数据准备 | 第46-49页 |
| 4.1.1 触发器活动性信息 | 第46-48页 |
| 4.1.2 基于初步布局的触发器位置信息 | 第48-49页 |
| 4.2 综合时钟门控分析 | 第49-51页 |
| 4.2.1 时钟门控参数 | 第49-50页 |
| 4.2.2 综合实现的时钟门控统计与分析 | 第50-51页 |
| 4.3 基于活动相似度的触发器分组 | 第51-56页 |
| 4.3.1 可优化触发器组发现 | 第52-53页 |
| 4.3.2 触发器分组算法的脚本设计 | 第53-55页 |
| 4.3.3 分组算法的实现 | 第55-56页 |
| 4.4 触发器分组门控的实现 | 第56-60页 |
| 4.4.1 使能信号的实现 | 第57页 |
| 4.4.2 同组触发器的聚类摆放 | 第57-59页 |
| 4.4.3 使能电路正确性验证 | 第59-60页 |
| 4.5 本章小结 | 第60-62页 |
| 第五章 实验结果与分析 | 第62-70页 |
| 5.1 验证平台与方法 | 第62页 |
| 5.2 优化前后时钟树参数与利用率对比 | 第62-64页 |
| 5.3 门控周期统计与对比 | 第64-67页 |
| 5.3.1 对比策略 | 第64-65页 |
| 5.3.2 门控周期统计与对比 | 第65-67页 |
| 5.4 功耗仿真验证与分析 | 第67-69页 |
| 5.5 本章小结 | 第69-70页 |
| 第六章 总结与展望 | 第70-72页 |
| 6.1 总结 | 第70页 |
| 6.2 展望 | 第70-72页 |
| 参考文献 | 第72-76页 |
| 致谢 | 第76-78页 |
| 攻读硕士学位期间发表论文 | 第78页 |
