多核片上网络cache一致性的实现方法研究
摘要 | 第4-5页 |
ABSTRACT | 第5-6页 |
第一章 绪论 | 第11-17页 |
1.1 研究背景 | 第11-13页 |
1.1.1 片上多核时代 | 第12-13页 |
1.1.2 cache一致性问题 | 第13页 |
1.2 国内外研究情况 | 第13-15页 |
1.3 论文主要内容 | 第15页 |
1.4 论文结构 | 第15-17页 |
第二章 片上网络概述 | 第17-28页 |
2.1 片上网络结构 | 第17页 |
2.2 拓扑结构 | 第17-18页 |
2.3 流控制 | 第18-21页 |
2.4 路由 | 第21-27页 |
2.4.1 路由结构 | 第21-22页 |
2.4.2 路由算法 | 第22-26页 |
2.4.3 经典虚拟通道路由 | 第26-27页 |
2.5 本章小结 | 第27-28页 |
第三章 Cache一致性协议研究 | 第28-39页 |
3.1 一致性问题的产生 | 第28-30页 |
3.2 Cache策略 | 第30-33页 |
3.2.1 替换算法 | 第30-31页 |
3.2.2 cache写策略 | 第31-33页 |
3.3 监听协议 | 第33-35页 |
3.4 目录协议 | 第35-37页 |
3.4.1 全映射目录 | 第35-36页 |
3.4.2 有限目录 | 第36-37页 |
3.4.3 链式目录 | 第37页 |
3.5 片上网络Cache一致性 | 第37-38页 |
3.5.1 Cache一致性事务 | 第37-38页 |
3.5.2 一致性通信机制 | 第38页 |
3.6 本章小结 | 第38-39页 |
第四章 改进的一致性协议 | 第39-48页 |
4.1 基于NoC的Cache协议 | 第39-44页 |
4.1.1 广播路由机制 | 第40-43页 |
4.1.2 主存路由仲裁 | 第43-44页 |
4.2 数据包格式 | 第44-45页 |
4.3 网络接口 | 第45-46页 |
4.4 路由结构 | 第46-47页 |
4.5 本章小结 | 第47-48页 |
第五章 基于FPGA的仿真 | 第48-58页 |
5.1 整体架构 | 第48-49页 |
5.2 路由节点 | 第49-50页 |
5.3 cache电路实现 | 第50-53页 |
5.4 Modelsim仿真结果 | 第53-56页 |
5.5 方案对比 | 第56-57页 |
5.6 本章小结 | 第57-58页 |
总结与展望 | 第58-59页 |
参考文献 | 第59-63页 |
攻读学位期间发表的论文 | 第63-65页 |
致谢 | 第65页 |