致谢 | 第5-6页 |
摘要 | 第6-8页 |
Abstract | 第8-10页 |
第1章 绪论 | 第16-35页 |
1.1 研究背景与意义 | 第16-17页 |
1.2 动态二进制转译研究现状 | 第17-24页 |
1.2.1 虚拟化二进制转译系统 | 第18-20页 |
1.2.2 跨平台二进制转译系统 | 第20-21页 |
1.2.3 动态优化二进制转译系统 | 第21-23页 |
1.2.4 模型化二进制转译系统 | 第23-24页 |
1.3 动态二进制转译研究热点 | 第24-31页 |
1.3.1 动态转译技术本身导致的性能损失 | 第25-27页 |
1.3.2 编程模型差异性导致的性能损失 | 第27-28页 |
1.3.3 动态优化系统应用于低电压处理器 | 第28-31页 |
1.4 本文的研究基础 | 第31-32页 |
1.5 本文的研究内容和组织方法 | 第32-35页 |
1.5.1 主要研究内容 | 第32-34页 |
1.5.2 组织结构 | 第34-35页 |
第2章 基于转移指令特性的动态转译方法 | 第35-43页 |
2.1 引言 | 第35-36页 |
2.2 转移指令特性分析 | 第36-38页 |
2.3 转移特性转译算法 | 第38-40页 |
2.3.1 转译函数内部转移指令 | 第38页 |
2.3.2 转译函数外部转移指令 | 第38-39页 |
2.3.3 转移特性转译法流程 | 第39-40页 |
2.4 实验与分析 | 第40-42页 |
2.5 本章小结 | 第42-43页 |
第3章 基于高速缓存负荷均衡的动态转译方法 | 第43-56页 |
3.1 引言 | 第43-44页 |
3.2 高速缓存负荷分析 | 第44-48页 |
3.2.1 动态转译器性能概述 | 第44-45页 |
3.2.2 高速缓存特性分析 | 第45-47页 |
3.2.3 高速缓存利用率优化 | 第47-48页 |
3.3 高速缓存负荷平衡算法 | 第48-52页 |
3.3.1 硬件结构设计 | 第48-51页 |
3.3.2 软件算法分析 | 第51-52页 |
3.4 实验与分析 | 第52-55页 |
3.4.1 确定负荷平衡区容量 | 第52-53页 |
3.4.2 缓存负荷分析 | 第53-55页 |
3.4.3 负荷平衡区分析 | 第55页 |
3.5 本章小结 | 第55-56页 |
第4章 基于瞬态错误预测模型的单周期纠错低电压处理器 | 第56-74页 |
4.1 引言 | 第56-58页 |
4.2 瞬态错误的局部性 | 第58-61页 |
4.2.1 瞬态错误局部性 | 第58-59页 |
4.2.2 局部性举例 | 第59-61页 |
4.3 基于瞬态错误预测模型的单周期纠错的低电压处理器 | 第61-65页 |
4.3.1 基于动态转译的瞬态错误预测模型 | 第61-63页 |
4.3.2 基于预训练的瞬态错误消除指令 | 第63-65页 |
4.4 实验与分析 | 第65-73页 |
4.4.1 定性分析 | 第65-66页 |
4.4.2 定量分析 | 第66-73页 |
4.5 结论 | 第73-74页 |
第5章 基于轻量级动态优化的低电压处理器 | 第74-98页 |
5.1 引言 | 第74-76页 |
5.2 相关工作 | 第76-77页 |
5.3 基于轻量级动态优化的低电压处理器 | 第77-79页 |
5.4 硬件层面设计 | 第79-82页 |
5.4.1 底层EDAC电路 | 第79页 |
5.4.2 时序错误提交接口 | 第79-80页 |
5.4.3 时序错误消除接口 | 第80-82页 |
5.5 软件层面设计 | 第82-86页 |
5.5.1 TEAI生成算法分析 | 第82-84页 |
5.5.2 TEAI生成算法实现 | 第84-86页 |
5.6 实验与分析 | 第86-97页 |
5.6.1 实验平台 | 第86-89页 |
5.6.2 性能分析 | 第89-93页 |
5.6.3 能耗分析 | 第93-95页 |
5.6.4 代码密度膨胀 | 第95-96页 |
5.6.5 操作数波动 | 第96-97页 |
5.6.6 和其他方法比较 | 第97页 |
5.7 总结 | 第97-98页 |
第6章 总结与展望 | 第98-101页 |
6.1 论文研究工作总结 | 第98-99页 |
6.2 今后工作的展望 | 第99-101页 |
参考文献 | 第101-110页 |
攻读学位期间发表/录用的学术论文 | 第110页 |