| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第14-30页 |
| 1.1 研究背景和意义 | 第14-18页 |
| 1.1.1 大数据应用对体系结构设计方法提出新要求 | 第14-16页 |
| 1.1.2 高通量系统与高性能系统的对比 | 第16-17页 |
| 1.1.3 高通量系统对模拟器设计提出新要求 | 第17-18页 |
| 1.2 BDSim并行模拟框架 | 第18-22页 |
| 1 2.1 并行离散事件模拟算法 | 第18-19页 |
| 1.2.2 BDSim并行模拟框架 | 第19-22页 |
| 1.3 BDSim模拟框架的不足 | 第22-28页 |
| 1.3.1 BDSim模拟框架并行性能表现 | 第22-24页 |
| 1.3.2 锁操作开销 | 第24页 |
| 1.3.3 负载均衡性 | 第24-26页 |
| 1.3.4 CMB同步算法 | 第26-27页 |
| 1.3.5 动态内存管理 | 第27-28页 |
| 1.4 论文研究目标和主要工作 | 第28-29页 |
| 1.4.1 以查找表技术加速指令译码 | 第28页 |
| 1.4.2 多角度优化的并行离散事件模拟框架 | 第28-29页 |
| 1.5 论文结构 | 第29-30页 |
| 第2章 模拟器性能优化技术 | 第30-38页 |
| 2.1 提高单条指令或指令块的模拟速度 | 第30-32页 |
| 2.1.1 二进制翻译 | 第30-31页 |
| 2.1.2 直接执行 | 第31页 |
| 2.1.3 FPGA仿真 | 第31-32页 |
| 2.1.4 其他技术 | 第32页 |
| 2.2 减少模拟指令数 | 第32-34页 |
| 2.2.1 精简输入集技术 | 第32-33页 |
| 2.2.2 截短模拟执行技术 | 第33页 |
| 2.2.3 采样技术 | 第33-34页 |
| 2.3 利用硬件平台并行性和提高模拟算法并发度 | 第34-37页 |
| 2.3.1 并行化的硬件资源 | 第35页 |
| 2.3.2 高并发度的模拟算法 | 第35-37页 |
| 2.4 本章总结 | 第37-38页 |
| 第3章 查找表技术加速指令译码 | 第38-46页 |
| 3.1 PopCount问题 | 第38-40页 |
| 3.1.1 遍历计数算法 | 第38-39页 |
| 3.1.2 查找表技术解决PopCount问题 | 第39-40页 |
| 3.2 指令条件域检查 | 第40-42页 |
| 3.2.1 原始算法 | 第41页 |
| 3.2.2 查找表技术实现指令条件域检查 | 第41-42页 |
| 3.3 查找表技术模拟踪迹缓存 | 第42-43页 |
| 3.4 查找表解决PopCount问题的实验验证 | 第43-45页 |
| 3.4.1 实验设计 | 第43页 |
| 3.4.2 计算时间与查找表尺寸的关系 | 第43页 |
| 3.4.3 不同算法加速效果对比 | 第43-44页 |
| 3.4.4 实验总结 | 第44-45页 |
| 3.5 本章总结 | 第45-46页 |
| 第4章 多角度优化的并行离散事件模拟框架 | 第46-60页 |
| 4.1 无锁化设计的未来事件队列 | 第46-48页 |
| 4.2 基于随机映射策略的事件调度算法 | 第48-50页 |
| 4.3 基于cycle-by-cycle模型的时间推进算法 | 第50-52页 |
| 4.4 基于内存池的消息存储空间管理方案 | 第52-54页 |
| 4.5 实验验证 | 第54-58页 |
| 4.5.1 动态映射方案的负载均衡性 | 第54-56页 |
| 4.5.2 内存池管理方案加速效果 | 第56-57页 |
| 4.5.3 总体性能收益 | 第57-58页 |
| 4.6 本章总结 | 第58-60页 |
| 第5章 论文总结 | 第60-62页 |
| 5.1 研究工作总结 | 第60-61页 |
| 5.1.1 分析高通量处理器特征,总结常用模拟加速技术 | 第60页 |
| 5.1.2 千核万线程规模的模拟加速 | 第60-61页 |
| 5.2 未来工作展望 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 致谢 | 第66-68页 |
| 在读期间发表的学术论文与取得的其他研究成果 | 第68页 |
| 1. 发表论文 | 第68页 |
| 2. 技术报告 | 第68页 |
| 3. 科研项目 | 第68页 |
