当前位置：
首页
--
工业技术
--
自动化技术、计算机技术
--
计算技术、计算机技术
--
电子数字计算机（不连续作用电子计算机）
--
运算器和控制器（CPU）
异步RISC微处理器核设计关键技术研究
基于FPGA流水线CPU的设计与实现
兼容51指令的8位MCU IP CORE开发
基于FPGA的高性能32位浮点FFT IP核的开发
专用处理器及片上通信架构设计研究
基于Cell处理器的信号处理加速技术研究
基于Cell多核处理器的MPEG-2视频解码技术的研究
有限域乘法器的设计实现与优化
媒体数字信号处理器IP核关键技术研究
CPU/FPGA混合架构上硬件线程执行机制的研究
二维动态可划分内存多核硬件支持
面向无线数字音频信号处理的SoC设计
AHB接口8051兼容处理器IP设计研究
专用视频处理器指令集研究与数据通路设计
基于变长指令编码的代码压缩技术的研究
基于ARM9质谱联用仪器测控系统主板的研究与实现
众核体系结构下单核的设计与优化
网络处理器的同步优化
VSAM自动优化技术与研究
二维SIMD结构的低功耗调度
嵌入式实时Java处理器及API系统的实现
非接触CPU卡的设计与验证
双核芯片中断控制器的研究和开发
基于32位MIPS指令集的ALU及CP0模块的设计
32位MIPS构架的流水线的逻辑设计
32位MIPS微处理器内存管理单元的设计和验证
可重构Cache体系结构和算法研究
一种基于双模结构的分支预测器研究
Nios系统中Avalon从外设（PWM）的设计和研究
基于EM78指令系统的MCU核的设计研究
基于FPGA的BLAS加速系统的设计与研究
一种双模人工耳蜗系统及其低功耗数字信号处理器的设计
面向多核处理器的低级并行程序验证
基于分子计算的并行处理机设计与实现
基于MCS-51指令集的CPU硬核设计
高性能嵌入式处理器低功耗技术研究
基于模块的调度策略及其对多处理器系统的支持
ASIP体系结构形式化建模与验证方法研究
类数据流驱动的分片式处理器上的编译及优化技术
类数据流驱动的分片式处理器体系结构
低级并行代码中几种同步机制的验证
定制指令与协处理器加速机制的研究
面向语音编解码算法的高性能SOC架构的研究
新型可支持.Net IL指令的处理器设计
分片式处理器上激进执行模型分析
ATLAS在龙芯2F上的访存优化
分片式处理器上非均匀一致缓存的设计与优化
分片式处理器一级数据缓存的设计与优化
1024点浮点FFT处理器的研究与实现
一种快速浮点加法器的优化设计
上一页
[33]
[34]
[35]
[36]
[37]
下一页
